



(12) 发明专利

(10) 授权公告号 CN 102545922 B

(45) 授权公告日 2014.09.17

(21) 申请号 201110457091.8

34-36 段, 附图 6.

(22) 申请日 2011.12.27

CN 101159263 A, 2008.04.09, 全文.

(30) 优先权数据

US 6894321 B2, 2005.05.17, 全文.

12/982,004 2010.12.30 US

审查员 洪小燕

(73) 专利权人 台湾积体电路制造股份有限公司

地址 中国台湾新竹

(72) 发明人 林群佑 竹立炜 柯明道 蔡铭宪

洪彬航 宋明相

(74) 专利代理机构 北京德恒律师事务所 11306

代理人 陆鑫 房岭梅

(51) Int. Cl.

H04B 1/04 (2006.01)

H01L 27/02 (2006.01)

H02H 9/04 (2006.01)

(56) 对比文件

US 7280330 B2, 2007.10.09, 说明书第3栏
第27行 - 第5栏第12行、第7栏第18-47行, 附
图1,5.

US 7615417 B2, 2009.11.10, 说明书第2栏
第23行 - 52行, 附图3-7.

CN 101728428 A, 2010.06.09, 说明书第


权利要求书3页 说明书5页 附图6页

(54) 发明名称

用于射频发射机的静电放电电路

(57) 摘要

一种用于射频发射机的静电放电电路,包括:
可控硅整流器(SCR),电耦合至功率放大器的输出;
;ESD检测电路,响应于在ESD总线上检测到静电放电来触发SCR;以及ESD箝位电路,耦合至第一电压线。



1. 一种射频 (RF) 发射机, 包括 :

功率放大器, 具有接收 RF 信号的输入端和将放大的 RF 信号发射至天线的输出端; 以及静电放电 (ESD) 保护电路, 电耦合至所述功率放大器的所述输出端, 其中, 所述 ESD 保护电路包括 : 可控硅整流器 (SCR), 电耦合至所述功率放大器的所述输出端, 所述 ESD 保护电路响应于在 ESD 总线上检测到静电放电来触发所述 SCR; 以及 ESD 箔位电路, 耦合至第一电压线;

至少一个 ESD 部件, 电耦合在所述 ESD 总线和所述第一电压线之间;

至少一个 ESD 部件, 电耦合在所述 SCR 和第二电压线之间, 其中, 所述第一电压线的电压值高于所述第二电压线的电压值。

2. 根据权利要求 1 所述的射频发射机, 其中, 所述 SCR 包括 :

第一 N 型半导体材料、第一 P 型半导体材料、第二 P 型半导体材料、第二 N 型半导体材料和第三 P 型半导体材料的交替配置, 其中, 浅沟槽隔离件 (STI) 位于所述交替配置的端部以及所述第一 P 型半导体材料和所述第二 P 型半导体材料之间, 其中, 所述功率放大器的所述输出端电耦合至所述第一 P 型半导体材料, ESD 检测电路电耦合至所述第二 P 型半导体材料, 第二电压线电耦合至所述第二 N 型半导体材料和所述第三 P 型半导体材料, 并且, 所述 ESD 保护电路包括所述 ESD 检测电路, 所述 ESD 检测电路用于响应于在 ESD 总线上检测到静电放电来触发所述 SCR。

3. 根据权利要求 2 所述的射频发射机, 其中, 所述第一 P 型半导体材料和所述第一 N 型半导体材料被注入到 N 阵中, 所述第二 P 型半导体材料、所述第二 N 型半导体材料和所述第三 P 型半导体材料被注入到 P 阵中, 其中, 所述 N 阵和所述 P 阵形成在 P 衬底中。

4. 根据权利要求 2 所述的射频发射机, 其中, 所述 ESD 总线耦合在所述 SCR 和所述 ESD 检测电路之间。

5. 根据权利要求 4 所述的射频发射机, 其中, 所述 ESD 总线电耦合在所述 SCR 的所述第一 N 型半导体材料和所述 ESD 检测电路之间。

6. 根据权利要求 4 所述的射频发射机, 还包括至少一个 ESD 部件, 电耦合在所述功率放大器的所述输出端和所述 ESD 总线之间。

7. 根据权利要求 1 所述的射频发射机, 还包括至少一个 ESD 部件, 电耦合在所述功率放大器的所述输出端和所述 SCR 之间。

8. 根据权利要求 1 所述的射频发射机, 其中, 所述 ESD 保护电路包括串联耦合在所述 ESD 总线和第二电压线之间的稳压二极管和电阻器, 其中, 所述 ESD 总线的电压值高于所述第二电压线的电压值, 其中, 响应于在所述 ESD 总线或所述第二电压线上检测到静电放电, 根据所述稳压二极管和所述电阻器之间的节点处的信号来触发所述 SCR。

9. 一种静电放电 (ESD) 保护电路, 包括 :

可控硅整流器 (SCR), 电耦合至功率放大器的输出端;

ESD 检测电路, 响应于在 ESD 总线上检测到静电放电来触发所述 SCR; 以及

ESD 箔位电路, 耦合至第一电压线;

至少一个 ESD 部件, 电耦合在所述 ESD 总线的输出端和所述第一电压线之间;

至少一个 ESD 部件, 电耦合在所述 SCR 和第二电压线之间, 其中, 所述第一电压线的电压值高于所述第二电压线的电压值。

10. 根据权利要求 9 所述的静电放电保护电路,其中,所述 SCR 包括 :

第一 N 型半导体材料、第一 P 型半导体材料、第二 P 型半导体材料、第二 N 型半导体材料和第三 P 型半导体材料的交替配置,其中,浅沟槽隔离件 (STI) 位于所述交替配置的端部以及所述第一 P 型半导体材料和所述第二 P 型半导体材料之间,其中,所述功率放大器的所述输出端电耦合至所述第一 P 型半导体材料,ESD 检测电路电耦合至所述第二 P 型半导体材料,第二电压线电耦合至所述第二 N 型半导体材料和所述第三 P 型半导体材料,并且,所述 ESD 保护电路包括所述 ESD 检测电路,所述 ESD 检测电路用于响应于在 ESD 总线上检测到静电放电来触发所述 SCR。

11. 根据权利要求 10 所述的静电放电保护电路,其中,所述第一 P 型半导体材料和第二 P 型半导体材料被注入到 N 阵中,所述第二 P 型半导体材料、所述第二 N 型半导体材料和所述第三 P 型半导体材料被注入到 P 阵中,其中,所述 N 阵和所述 P 阵形成在 P 衬底中。

12. 根据权利要求 10 所述的静电放电保护电路,其中,所述 ESD 总线耦合在所述 SCR 和所述 ESD 检测电路之间。

13. 根据权利要求 12 所述的静电放电保护电路,还包括至少一个 ESD 部件,电耦合在所述功率放大器的所述输出端和所述第二电压线之间。

14. 根据权利要求 9 所述的静电放电保护电路,还包括至少一个 ESD 部件,电耦合在所述功率放大器的所述输出端和所述 SCR 之间。

15. 根据权利要求 9 所述的静电放电保护电路,其中,所述 ESD 检测电路包括串联耦合在所述 ESD 总线和第二电压线之间的稳压二极管和电阻器,其中,所述 ESD 总线的电压值高于所述第二电压线的电压值,其中,响应于在所述 ESD 总线或所述第二电压线上检测到静电放电,根据所述稳压二极管和所述电阻器之间的节点处的信号来触发所述 SCR。

16. 一种电子设备,包括 :

功率放大器,具有接收并放大 RF 信号的输入端和发射放大的 RF 信号的输出端;

静电放电 (ESD) 保护电路,电耦合至所述功率放大器的所述输出端,其中,所述 ESD 保护电路包括 :

可控硅整流器 (SCR),电耦合至所述功率放大器的所述输出端,

ESD 检测电路,响应于在 ESD 总线上检测到静电放电来触发所述 SCR;以及

ESD 箔位电路,耦合至第一电压线;

至少一个 ESD 部件,电耦合在所述 ESD 总线和所述第一电压线之间;

至少一个 ESD 部件,电耦合在所述 SCR 和第二电压线之间,其中,所述第一电压线的电压值高于所述第二电压线的电压值;以及

天线,用于发射来自所述功率放大器的 RF 信号。

17. 根据权利要求 16 所述的电子设备,其中,所述 SCR 包括 :

第一 N 型半导体材料、第一 P 型半导体材料、第二 P 型半导体材料、第二 N 型半导体材料和第三 P 型半导体材料的交替配置,其中,浅沟槽隔离件 (STI) 位于所述交替配置的端部以及所述第一 P 型半导体材料和所述第二 P 型半导体材料之间,其中,所述功率放大器的所述输出端电耦合至所述第一 P 型半导体材料,ESD 检测电路电耦合至所述第二 P 型半导体材料,第二电压线电耦合至所述第二 N 型半导体材料和所述第三 P 型半导体材料,并且,所述 ESD 保护电路包括所述 ESD 检测电路,所述 ESD 检测电路用于响应于在 ESD 总线上检测

到静电放电来触发所述 SCR。

18. 根据权利要求 17 所述的电子设备, 其中, 所述第一 P 型半导体材料和所述第一 N 型半导体材料被注入到 N 阵中, 所述第二 P 型半导体材料、所述第二 N 型半导体材料和所述第三 P 型半导体材料被注入到 P 阵中, 其中, 所述 N 阵和所述 P 阵形成在 P 衬底中。

19. 根据权利要求 17 所述的电子设备, 其中, 所述 ESD 总线耦合在所述 SCR 和所述 ESD 检测电路之间。

用于射频发射机的静电放电电路

技术领域

[0001] 本发明总体涉及电路,具体地,涉及静电放电保护电路。

背景技术

[0002] 连接至天线的射频(RF)发射机易于被从其操作环境中接收的静电放电(ESD)脉冲损坏。由于包括RF发射机的集成电路在物理尺寸上较小,所以集成电路由于其较小的制造几何结构而变得更加易受ESD的影响。

发明内容

[0003] 为解决上述问题,本发明提供了一种射频(RF)发射机,包括:功率放大器,具有接收RF信号的输入端和将放大的RF信号发射至天线的输出端;以及静电放电(ESD)保护电路,电耦合至功率放大器的输出端,其中,ESD保护电路包括:可控硅整流器(SCR),电耦合至功率放大器的输出端,ESD保护电路响应于在ESD总线上检测到静电放电来触发SCR;以及ESD箝位电路,耦合至第一电压线。

[0004] 其中,SCR包括:第一N型半导体材料、第一P型半导体材料、第二P型半导体材料、第二N型半导体材料和第三P型半导体材料的交替配置,其中,浅沟槽隔离件(STI)位于交替配置的端部以及第一P型半导体材料和第二P型半导体材料之间,其中,功率放大器的输出端、ESD检测电路和第二电压线分别电耦合至第一P型半导体材料、第二P型半导体材料以及第二N型半导体材料和第三P型半导体材料。

[0005] 其中,第一P型半导体材料和第一N型半导体材料被注入到N阱中,第二P型半导体材料、第二N型半导体材料和第三P型半导体材料被注入到P阱中,其中,N阱和P阱形成在P衬底中。

[0006] 其中,ESD总线耦合在SCR和ESD检测电路之间。

[0007] 其中,ESD总线电耦合在SCR的第一N型半导体材料和ESD检测电路之间。

[0008] 该发射机还包括至少一个ESD部件,电耦合在功率放大器的输出端和ESD总线之间,

[0009] 该发射机还包括至少一个ESD部件,电耦合在ESD总线和第一电压线之间。

[0010] 该发射机还包括至少一个ESD部件,电耦合在SCR和第二电压线之间,其中,第一电压线的电压值高于第二电压线的电压值。

[0011] 该发射机还包括至少一个ESD部件,电耦合在功率放大器的输出端和SCR之间。

[0012] 其中,ESD检测电路包括串联耦合在ESD总线和第二电压线之间的稳压二极管和电阻器,其中,ESD总线的电压值高于第二电压线的电压值,其中,响应于在ESD总线或第二电压线上检测到静电放电,根据稳压二极管和电阻器之间的节点处的信号来触发SCR。

[0013] 此外还提供了一种静电放电(ESD)保护电路,包括:可控硅整流器(SCR),电耦合至功率放大器的输出端;ESD检测电路,响应于在ESD总线上检测到静电放电来触发SCR;以及ESD箝位电路,耦合至第一电压线。

[0014] 其中,SCR 包括:第一N型半导体材料、第一P型半导体材料、第二P型半导体材料、第二N型半导体材料和第三P型半导体材料的交替配置,其中,浅沟槽隔离件(STI)位于交替配置的端部以及第一P型半导体材料和第二P型半导体材料之间,其中,功率放大器的输出端、ESD 检测电路和第二电压线分别电耦合至第一P型半导体材料、第二P型半导体材料以及第二N型半导体材料和第三P型半导体材料。

[0015] 其中,第一P型半导体材料和第二P型半导体材料被注入到N阱中,第二P型半导体材料、第二N型半导体材料和第三P型半导体材料被注入到P阱中,其中,N阱和P阱形成在P衬底中。

[0016] 其中,ESD 总线耦合在 SCR 和 ESD 检测电路之间。

[0017] 该电路还包括至少一个 ESD 部件,电耦合在功率放大器的输出端和第二电压线之间。

[0018] 该电路还包括至少一个 ESD 部件,电耦合在 ESD 总线的输出端和第一电压线之间。

[0019] 该电路还包括至少一个 ESD 部件,电耦合在 SCR 和第二电压线之间,其中,第一电压线的电压值高于第二电压线的电压值。

[0020] 该电路还包括至少一个 ESD 部件,电耦合在功率放大器的输出端和 SCR 之间。

[0021] 其中,ESD 检测电路包括串联耦合在 ESD 总线和第二电压线之间的稳压二极管和电阻器,其中,ESD 总线的电压值高于第二电压线的电压值,其中,响应于在 ESD 总线或第二电压线上检测到静电放电,根据稳压二极管和电阻器之间的节点处的信号来触发 SCR。

[0022] 此外,还提供了一种电子设备,包括:功率放大器,具有接收并放大 RF 信号的输入端和发射放大的 RF 信号的输出端;静电放电(ESD)保护电路,电耦合至功率放大器的输出端,其中,ESD 保护电路包括:可控硅整流器(SCR),电耦合至功率放大器的输出端,ESD 检测电路,响应于在 ESD 总线上检测到静电放电来触发 SCR;以及 ESD 箔位电路,耦合至第一电压线;以及天线,用于发射来自功率放大器的 RF 信号。

[0023] 其中,SCR 包括:第一N型半导体材料、第一P型半导体材料、第二P型半导体材料、第二N型半导体材料和第三P型半导体材料的交替配置,其中,浅沟槽隔离件(STI)位于交替配置的端部以及第一P型半导体材料和第二P型半导体材料之间,其中,功率放大器的输出端、ESD 检测电路和第二电压线分别电耦合至第一P型半导体材料、第二P型半导体材料以及第二N型半导体材料和第三P型半导体材料。

[0024] 其中,第一P型半导体材料和第一N型半导体材料被注入到N阱中,第二P型半导体材料、第二N型半导体材料和第三P型半导体材料被注入到P阱中,其中,N阱和P阱形成在P衬底中。

[0025] 其中,ESD 总线耦合在 SCR 和 ESD 检测电路之间。

附图说明

[0026] 附图示出了本发明的优选实施例以及与本公开相关的其他信息,其中:

[0027] 图 1 是示出根据本公开实施例的具有静电放电保护电路的射频发射机的框图;

[0028] 图 2 是示出根据本公开实施例的用于射频电路的静电放电保护电路的框图;

[0029] 图 3 示出了耦合至诸如图 2 所示 ESD 检测电路的可控硅整流器的结构实例;

[0030] 图 4 是示出根据本公开另一实施例的用于射频电路的静电放电保护电路的框图;

- [0031] 图 5 示出了耦合至诸如图 4 所示 ESD 检测电路的可控硅整流器；
[0032] 图 6 是示出了根据本公开又一实施例的用于射频电路的静电放电保护电路的框图；
[0033] 图 7 是示出了根据本公开再一实施例的用于射频电路的静电放电保护电路的框图；
[0034] 图 8 是示出了根据本公开再一实施例的用于射频电路的静电放电保护电路的框图。

具体实施方式

[0035] 与被认为是整个说明书一部分的附图相关联地读取示例性实施例的描述。在该描述中，诸如“下部”、“上部”、“水平”、“垂直”、“之上”、“之下”、“上”、“下”、“顶部”和“底部”的相对术语及其衍生术语（例如，“水平地”、“向下地”、“向上地”等）应该被解释为所描述或者在附图中所示的定向。这些相对术语是为了描述的方便，并且不要求装置在特定定向上构造或操作。除非另有指定或者需要所描述的操作，关于电通信等的术语（诸如，“耦合”和“电耦合”或“电连接”）是指节点通过中间结构与另一节点直接或间接通信的关系。

[0036] 图 1 是示出根据本公开实施例的具有静电放电 (ESD) 保护电路 120 的射频 (RF) 发射机 100 的框图。RF 发射机 100 可以包括 RF 发射机集成芯片 105，其包括功率放大器 115 和 ESD 保护电路 120。功率放大器 115 接收诸如 RF 信号的输入，并将 RF 信号输出至 ESD 保护电路 120，其将 RF 信号耦合至用于发射的天线 110。通常，ESD 保护电路 120 可控地将 RF 发射机 100 所接收的静电放电的能量转移到远离 RF 发射机 100 的其他部件。有利地，ESD 保护电路对功率放大器 115 到电压线（例如，VDD（图 2））的输出基本上没有信号泄露或负荷。

[0037] 图 2 是示出根据本公开实施例的用于射频电路的静电放电保护电路 120A 的框图。ESD 保护电路 120A 包括电轨 ESD 箝位电路 205、耐高压 ESD 检测电路 240、二极管 210、二极管 215 和可控硅整流器 (SCR) 225。电轨 ESD 箝位电路 205、耐高压 ESD 检测电路 240、二极管 210、二极管 215 和 SCR 225 进一步分别耦合在 V_{DD} 250 和 V_{SS} 260 之间、ESD 总线 230 和 V_{SS} 260 之间、 V_{DD} 250 和 ESD 总线 230 之间、RF 输出 220 和 ESD 总线 230 之间、RF 输出 220 和 V_{SS} 260 之间。ESD 保护电路 120A 检测 ESD，并将 ESD 能量释放到远离例如 RF 发射机（图 1）的被保护部件。二极管 210 沿着 V_{DD} 线串联耦合至 ESD 总线 230，其中，ESD 总线 230 是 IC 布线中的内部金属线，其可以不必连接至外部引线。二极管 210 可以分离 V_{DD} 250 和 ESD 总线 230 之间的电连接。

[0038] 在该实施例中，ESD 保护电路 120A 包括横跨 RF 输出 220（即，功率放大器 115 的输出）耦合并与二极管 215 串联的可控硅整流器 (SCR) 225，其中，SCR 和二极管耦合至 ESD 总线和 V_{SS} 之间。二极管 215 电耦合在 RF 输出 220 和 ESD 总线 230 之间。二极管 215 被偏置以将电流从 RF 输出 220 引导至 ESD 总线 230。

[0039] 如图 3 所示 SCR 225 的实例包括 P 型和 N 型半导体材料的多层，例如，NPPNP 层片状器件 (pellet) 2、1、3、4、5。N+ 和 P+ 半导体材料 2、1 可以被称为 SCR 225 的阳极，以及 N+ 和 P+ 半导体材料 2、1 可以被称为 SCR 225 的阴极。通过从偏压源向 SCR 225 的 P+ 半导体材料 3 施加电流，在 P+ 半导体材料 1 处接收的电流横跨 SCR 225 引导至 N+ 半导体材料

4。这是“触发”SCR 传导的机制。假设已经触发了 SCR 225, SCR 225 缩短了正偏移期间到 V_{ss} 的 ESD 电流路径, 在 ESD 应力期间将电压箝位到 V_{ss} 的最小值附近。此外, 可以减小 SCR 225 的导通电压, 以有效地保护功率放大器 115。

[0040] 在所有 ESD 应力条件下, ESD 保护电路 120A 提供具有良好 ESD 鲁棒性的多个路径。这多个路径包括正 -V_{ss}(PS) 路径、正 -V_{dd}(PD) 路径、负 -V_{ss}(NS) 路径和负 -V_{dd}(ND) 路径。SCR 225 由于其在 ESD 应力条件下的低箝位电压而具有非常高的 ESD 鲁棒性。ESD 检测电路 240 响应于在电压线 (V_{dd} 或 V_{ss}) 上检测到静电放电而触发 SCR 225。进一步结合图 3 描述 ESD 保护电路 120A 的 SCR 225。

[0041] 图 3 示出了耦合至诸如图 2 所示 ESD 检测电路 240 的 SCR 225 的结构。SCR 225 包括 P 和 N 型半导体材料的多层, 例如分别具有参考标号 2、1、3、4、5 的 NPPPN 层片状器件。在该实例中, SCR 225 包括 P 衬底 330, 其具有形成在 P 衬底 330 中的 N 阵和 P 阵区域 320、325。N 阵和 P 阵区域 320、325 具有注入的 P+ 和 N+ 区域 2、1、3、4、5 以及分离 N 阵和 P 阵区域 320、325 中的半导体材料 2、1、3、4、5 的浅沟槽隔离 (STI) 305、310、315。RF 输出 220 电耦合至 N+ 和 P+ 半导体材料 2、1。V_{ss} 电耦合至 N+ 和 P+ 半导体材料 4、5。SCR 225 响应于在 RF 输出 220 处检测到静电放电, 通过用于正 -V_{ss}(PS) 和正 -V_{dd}(PD) 的 SCR 路径将电流从 RF 输出 220 引导至 V_{ss}。SCR 225 可以被设计为通过响应于被触发的 SCR 225 将电流从 RF 输出 220 引导至 V_{ss} 来将静电放电转移为远离其他电部件。可通过达到特定电平的静电放电来触发 SCR 225。如果检测到负静电放电, 则 SCR 225 通过负 -V_{ss}(NS) 和负 -V_{dd}(ND) 的二极管路径将电流从 V_{ss} 引导到 RF 输出。换句话说, 如果负电压被施加给 SCR 225, 则 SCR 225 中的寄生二极管可以被正向偏压以将负电压箝位到低电压电平。

[0042] 图 4 是示出根据本公开另一实施例的用于射频电路的 ESD 保护电路 120B 的框图。ESD 保护电路 120B 的架构类似于图 2 中 ESD 保护电路 120A 的架构。因此, 类似的特征用相同的参考标号来表示, 诸如功率放大器 115、ESD 箝位电路 205、RF 输出 220、SCR 225、ESD 总线 230、ESD 检测电路 240、V_{ss} 和 V_{dd}。然而, ESD 保护电路 120B 还包括将 N+ 半导体材料 2 连接至 ESD 总线 230 的额外线以及在 RF 输出 220 和 V_{ss} 之间与 SCR 225 并联耦合的二极管 405。通过将来自偏压源的电流施加到 SCR 225 的 P+ 半导体材料 3, 在 P+ 半导体材料 1 处接收的电流横跨 SCR 225 被引导至 N+ 半导体材料 4。ESD 保护电路 120B 可以提供与 ESD 保护电路 120A 类似的 ESD 保护路径, 包括正 -V_{ss}(PS) 路径、正 -V_{dd}(PD) 路径、负 -V_{ss}(NS) 路径和负 -V_{dd}(ND) 路径。进一步结合图 5 描述 ESD 保护电路 120B 的 SCR 225。

[0043] 图 5 示出了耦合至如图 4 所示 ESD 检测电路 240 的 SCR 225 的结构。ESD 保护电路 120B 的 SCR 225 的结构类似于 ESD 保护电路 120A 的 SCR 225 的结构。因此, 类似的特征用相同的参考标号来表示, 诸如 ESD 箝位电路 205、RF 输出 220、ESD 总线 230、ESD 检测电路 240、V_{ss}、V_{dd}、NPPPN 层片状器件 2、1、3、4、5、浅沟槽隔离 (STI) 305、310、315、N 阵和 P 阵区域 320、325 以及 P 衬底 330。然而, ESD 保护电路 120B 还包括耦合在 RF 输出 220 和 V_{ss} 之间的二极管 405。SCR 225 响应于在 RF 输出 220 处检测到静电放电通过正 -V_{ss}(PS) 和正 -V_{dd}(PD) 的 SCR 路径将电流从 RF 输出 220 引导至 V_{ss}。

[0044] SCR 225 可以被设计为使得处于特定电平的静电放电可以触发 SCR 225, 使得电流从 RF 输出 220 引导至 P+ 半导体材料 1、N+ 半导体材料 4 和 V_{ss}, 转移静电放电远离其他电部件。如果检测到负静电放电, 则二极管 405 将电流从 V_{ss} 引导到 RF 输出 220, 该二极管 405

在充足电压（例如，+0.7V）穿过RF输出220施加到P+半导体材料1、N+半导体材料2，并经由二极管路径施加到ESD总线230时被触发。ESD检测电路240基于检测到的正静电放电触发SCR225。响应于接收到来自ESD检测电路240的触发信号，SCR225通过正 $-V_{SS}$ (PS)和正 $-V_{DD}$ (PD)路径的SCR路径将电流从RF输出220引导至P+半导体材料1、N+半导体材料4和 V_{SS} 。

[0045] 图6和图7是示出根据本公开实施例的附加实例的用于射频电路的静电放电保护电路120C、120D的框图。ESD保护电路120C、120D的架构类似于ESD保护电路120B的结构。因此，类似的特征用相同的参考标号来表示，诸如功率放大器115、ESD箝位电路205、RF输出220、SCR225、ESD总线230、ESD检测电路240、 V_{SS} 、 V_{DD} 和二极管405。图6中的ESD保护电路120C进一步包括耦合在SCR225和 V_{SS} 之间的二极管605。二极管605在一个方向上将电流从SCR225引导至 V_{SS} 。然而，图7中的ESD保护电路120D进一步包括耦合在RF输出220和SCR225之间的二极管705。二极管705在一个方向上将电流从RF输出220引导至SCR225。

[0046] 图8是示出根据本公开又一实施例的用于射频电路的静电放电保护电路120E的实例的框图。ESD保护电路120E的架构类似于图2中的ESD保护电路120A的架构。因此，类似的特征用相同的参考标号来表示，诸如功率放大器115、ESD箝位电路205、RF输出220、SCR225、二极管215、ESD总线230、 V_{SS} 和 V_{DD} 。然而，ESD保护电路120E进一步包括串联耦合在ESD总线230和 V_{SS} 之间的稳压(zener)二极管805和电阻器810。稳压二极管805不仅如普通二极管在向前方向上允许电流通过，而且当反向偏压电压超过特定击穿电压时在反向方向上也允许电流通过。与稳压二极管805串联的电阻器810根据欧姆定律产生与通过电阻器810的电流成比例的压降。因此，当稳压二极管以超过其击穿电压的电压动作时，电阻器810两端的电压被施加至SCR225的触发器输入。这两种器件都可以集成在IC中。以这种方式，稳压二极管805感测过电压，并且通过稳压二极管805的电流提供输入电压以触发SCR225。

[0047] 如本文所描述的，ESD保护电路120A至120E包括：SCR225，电耦合至功率放大器115的输出；ESD检测电路240，响应于检测到在 V_{DD} 和/或 V_{SS} 上视为电压尖峰的静电放电来触发SCR225；以及ESD箝位电路205，耦合至 V_{DD} 和/或 V_{SS} 。SCR225用于使ESD电流路径短路或分流，以及降低ESD应力期间的箝位电压。此外，可以减小SCR225的导通电压，以通过将输出220箝位到低于 V_{SS} 的有限电压差的SCR225和将输出220箝位到大于 V_{DD} 的有限电压二极管215来有效地保护功率放大器115。具有SCR225的ESD保护电路120A至120E提高了RF发射机100的ESD鲁棒性，并且可以容易地用于保护RF发射机110免受静电放电脉冲的影响。

[0048] 为了说明和描述的目的呈现了该说明书。其并不用于将本公开限制为所公开的具体形式。根据上述教导可以进行明显的修改或变化。然而，选择所讨论的实施例是为了示出本公开的原理及其实际应用。因此，本公开是为了使本领域的技术人员能够在各个实施例和各个修改中使用本公开来适合于预期的特定使用。所有这些修改和变化都在通过所附权利要求确定的本公开的范围之内。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8