ESD電壓，而且在同一ESD電壓下，IC的該測試腳必須要
被Zap三次，每次Zap之間的時間間隔約一秒鐘，Zap三次之
後再觀看該測試腳是否己被ESD所損壞，若IC尚未被損壞
則調昇ESD的電壓，再Zap三次。此ESD電壓由小而逐漸增
大，如此重覆下去，直到該IC腳己被ESD所損壞，此時造
成IC該測試腳損壞的ESD測試電壓稱為『靜電放電故障臨
界電壓 (ESD failure threshold)』。
如果每次調昇的ESD測試電壓調幅太小，則測試到IC
腳損壞要經過多次的ESD放電，增長測試時間; 若每次調昇
的ESD測試電壓太大，則難以較精確測出該IC腳的ESD耐
壓能力。因此，有一測試經驗法則如表3.2-1所示，當ESD
測試電壓低於1千伏特時，每次ESD電壓增加量為50V(或
100V)；當ESD測試電壓高於1千伏特時，每次ESD電壓增
加量為100V(或250V)。而ESD測試的起始電壓則從平均
ESD故障臨界電壓的70%開始。
| (1). Stress number = 3 Zaps. (5 Zaps, the worst case) | |
| (2). Stress step | ΔVESD = 50V(100V) for VZAP
<=1000V ΔVESD = 100V(250V, 500V) for VZAP > 1000V |
| (3). Starting VZAP = 70% of averaged ESD failure threshold (VESD) | |
均在2000V左右，那麼起始測試電壓約為1400V開始。測
試時，1400V的ESD電壓 Zap到IC的某一腳去(相對的VDD
或VSS腳要接地)，測三次1400V的ESD放電，若該IC腳尚
未被損壞，則調昇ESD電壓到1500V，此1500V的ESD電壓
再打到該IC腳三次，若該IC腳尚未被損壞，則再調昇ESD
電壓到1600V，依此類推，直到該IC腳被靜電放電所損壞
為止。
我們來估算一下，一顆40pin的IC (38支I/O，1支VDD
，1支VSS)，其人體放電模式(HBM)自1400V 測到2000V，
每次ESD電壓增加量為100V的情形下，所要測試的次數 ：
每一測試腳在變化ESD電壓之下的Zap次數= [(2000-1400)/
100+ 1] ×3=21次；每一支Input/Output腳的測試組合 = 4種 (
如圖3.1-1所示)；38支Input/output腳的總測試次數=38支×4
種×21次= 3192次；Pin-to-Pin 靜電放電測試(如圖3.1-2所示)
之次數=38支×2種×21次=1596次；VDD-to-VSS靜電放電測
試(如圖3.1-3所示)之次數=1支×2種×21=42次；故該40腳位
IC的ESD(1400~2000V)總測試次數= 4830次。
由上述的簡單估算可知，一具有40腳位的IC，只從14
00V測到2000V，每一次電壓調昇100V，則要4830次的ESD
放電測試。而在實際情形，IC腳的耐壓度可能每一支都不
相同，要真正測出每一支腳的ESD耐壓程度，則所需測試
次數會遠超過上述的數字。因此適度放寬每次ESD電壓調
昇的幅度(自100V→250V)可以減少測試的次數及時間。
以上所談的ESD測試次數是指HBM測試，若該IC也要
做MM以及CDM的ESD測試，則還要再加上MM及CDM的
ESD測試次數。