圖7.5.1-1 ESD測試造成ESD損傷發生在一數位與類比之間的界面電路上
由於Mixed-Mode IC為了Noise的考量，一般都具有多對且
分離的VDD與VSS電源線，這樣的電源分離設計也會引起
異常的ESD損傷在類比與數位界面電路(interface circuits)上
。一參考文獻〔24〕曾報導了這樣的情形，
如圖7.5.1-1所示，一2000V的ESD電壓用來對一Mixed-mode
IC的數位電路部份做VDD-to-VSS ESD測試，卻意外地發現
ESD所造成的損傷在圖7.5.1-1的"A"點處，類比電路部份的
界面電路的Gate氧化層被ESD所打穿了。
發生這異常現象的解釋圖如圖7.5.1-2所示，該跨在數位電
路VDD與VSS電源線之間的ESD電壓會被導引成跨在界面
電路與類比電源線之間，因而把界面電路上的閘極氧化層
打穿了。這樣的意外損傷現象，必需花很大的功夫才找得
到損傷的部位。為了挽救這個界面電路上的異常損壞問題
，一暫時性的解決辦法乃在該界面電路上加上一對ESD防
護用的PMOS及NMOS元件，如圖7.5.1-3所示。
而該ESD防護用的PMOS與NMOS元件尺寸，隨著界面電路
的連線長度而有所改變，一經驗值也標示於圖7.5.1-3中。
雖然圖7.5.1-3的設計可以解決這界面電路異常損傷的問題
，但是在實際應用上也會有困擾，在IC完成佈局之後，要
仔細檢查每一界面電路的交接處，以加入該ESD防護電路
，這目前無法用電腦自動化完成，必需人工去看，當界面
電路增多時，這負擔也就變得複雜且某些界面電路容易被
遺落。
7.5.2 ESD連接用二極體的使用〔25〕
為了解決這Mixed-mode IC的界面損傷問題，一改善方法是
利用二極體把分離的電源線接在一起，如圖7.5.2-1所示。
可以利用不同數目的二極體串接來達到Noise分離的作用。
圖7.5.2-1顯示，該二極體在一VDD-to-VSSA ESD測試下，
能夠提供ESD電流的流通路徑，並利用前述有效的ESD箝
制電路來排放跨在VDD與VSS電源線間的ESD電壓。利用
二極體與ESD箝制電路的搭配，在各式ESD測試情形下，
ESD電流能夠被適當的引導而排放掉，不會竄入IC的內部
電路與Mixed-mode IC的界面電路上，因此可以達到全方
位的ESD防護措施。由於二極體在這項應用上是利用其順
偏工作點，因此二極體能夠承受高的ESD電流而不需佔用
太大的面積。在腳對腳的ESD測試下，ESD電流在二極體
導引下的流通路徑如圖7.5.2-2所示。
因此Mixed-mode IC可以利用適當串接的二極體連接於各
分離的電源線之間，以同時達到ESD防護及Noise分隔的
目的。
若一IC具有三對分離的電源線，各分離的電源線之間可以
用二極體連接起來，如圖7.5.2-3所示。
圖7.5.2-4 在一8位元數位對類比轉換器IC中，利用二極體串接及STFOD元件之ESD防護設計實例
應用二極體連接以達到全晶片ESD防護的佈局例子顯示於
圖7.5.2-4中，一8位元的數位對類比轉換器(Digital-to-Analog
Converter)同時應用了圖7.5.2-1的二極體串接及圖7.4.1-1的
STFOD元件，其全晶片的ESD防護能力超過4KV以上。