圖8.1-1
人體放電模式(HBM)與機器放電模式(MM)的靜電放電。基
本上，靜電放電的來源是自IC的外界經由IC的腳位(pin)而
進入IC內。為防範此類靜電放電對IC的損傷，因此靜電放
電防護電路在IC的佈局中都繪製於輸入或輸出銲墊(bonding
pad)旁，以就近旁通排放靜電放電電流，其典型的設計顯示
於圖8.1-1中。
在圖8.1-1中，一輸入級靜電放電防護電路包含有兩級防護
電路，分別為首級防護電路(Primary ESD Protection) 與第
二級防護電路(secondary ESD Protection)。當人體放電模式
或機器放電模式之靜電放電發生在該輸入腳位時，來自IC
外界的高電位靜電電壓會經由輸入連接線而傳導到輸入級
電路的閘級，因此第二級防護電路的主要功能在於箝制靜
電電壓，以防止輸入級電路的閘級被過高的靜電放電電壓
所損傷，該第二級防護電路一般都是利用短通道(short-
channel)的NMOS元件來實現，如圖8.1-1中的Mn1所示。但
短通道的NMOS元件因為LDD結構與silicided diffusion的使
用，一般都承受不了多大的靜電放電電流，因此需再加入
一電阻R以及首級防護電路，該電阻R是用來保護二級防護
電路的短通道NMOS元件，以避免過大的電流流經該短通
道NMOS元件。而靜電放電電流主要依賴首級防護電路來
排放，該首級防護電路因此需要有高承受能力的防護元件
，但此類元件一般都具有較高的導通電壓或較慢的導通速
度，因此需要第二級防護電路的輔助才能夠有效地保護輸
入級電路的閘級。經由適當的設計，人體放電模式或機器
放電模式之靜電放電對積體電路輸入級的破壞，能夠被有
效地防範。
但是，靜電放電除了有人體放電模式與機器放電模式之外
，另有元件充電模式之靜電放電現象。如第二章之2.3節所
述，元件充電模式之靜電電荷是先儲存在浮接的(floating)
積體電路基體(substrate)之中，然後再經由突然接地的腳位
而放電出來，亦即靜電放電電流的產生不是來自IC外界的
靜電，卻反而是來自IC內部的基體。有關正極性或負極性
靜電電荷累積在浮接的積體電路基體之示意圖分別顯示於
圖8.1-2與圖8.1-3中。
圖8.1-3
性相斥之物理現象而均勻分佈在積體電路之中。然而積體
電路的元件都只製作於晶片表面約幾微米的厚度而已，例
如在一0.6微米的CMOS製程技術中，其N-well的深度僅約
2微米，N+或P+擴散層(diffusion)的深度僅約0.2微米，但一
晶片的厚度約有500~600微米，因此大部份的靜電電荷是儲
存在積體電路的基體(substrate)之中。當一具有元件充電模
式靜電電荷之積體電路的某一腳位突然接觸到地時，累積
在該積體電路內的所有靜電電荷便集中向這一接地的某一
腳位而產生放電電流，此種靜電放電電流是由積體電路的
內部經由接地的腳位而流出積體電路之外，此種放電現象
在電路上的等效示意圖顯示於圖8.1-4中。
此種元件充電模式之靜電放電經常造成輸入級電路的閘級
被打穿，典型的元件充電模式靜電放電所造成之閘級損傷
如圖8.1-5所示。由於靜電電荷瞬間自基體流出，如圖8.1-2
與圖8.1-3所示，輸入級電路的閘級在那瞬間即因過高的電
壓跨在閘級氧化層(gate oxide)上而被打穿，雖然該輸入級
電路所連接的輸入銲墊旁已有繪製輸入級靜電放電防護電
路，但元件充電模式靜電放電所造成之損傷仍然發生在輸
入級電路的閘級上，這主要是因為輸入銲墊旁的輸入級靜
電放電防護電路來不及導通以排放瞬間的元件充電模式靜
電放電電流，因為靜電電荷是累積在該積體電路的基體內
部，不是像人體放電模式或機器放電模式的靜電放電是來
自IC的外界經由IC的腳位而進入IC內。因此即使該輸入級
靜電放電防護電路能夠承受很高的人體放電模式或機器放
電模式的靜電放電電壓，其元件充電模式之靜電放電耐受
能力不一定高，例如圖8.1-5所顯示的輸入級電路閘級損傷
，該輸入級之人體放電模式的靜電放電耐受能力高達5000
V以上，但其元件充電模式之靜電放電耐受能力只有約500
V而已。
目前台灣已有幾家廠商的IC產品在產品測試之後，出現如
圖8.1-5所顯示的閘級損傷問題，主要是因為測試機台的吸
放操作或IC產品移動磨擦使得積體電路帶有靜電電荷，當
已測試好的IC產品接觸到地時，便可能會發生元件充電模
式之靜電放電現象而把已測試好的IC產品損傷。當IC產品
在出貨抽測檢驗時，經由再一次的功能測試才發現其中有
部份產品有異常漏電現象，這不僅無法順利出貨，更造成
IC產品生產上的困擾，因為無法確認已測試過的IC產品是
否依然百分之百仍是好的IC產品。隨著積體電路的各式各
樣包裝(package)應用，較常出現這種元件充電模式靜電放
電問題的是PLCC、QFP、或TQFP包裝等之類的IC產品。
隨著半導體製程技術的進步，電晶體閘級氧化層越來越薄
，元件充電模式靜電放電所造成的損傷現象將更常發生在
IC產品中，因此在積體電路靜電放電防護上必須要另外再
加入特別的設計來防範元件充電模式靜電放電對積體電路
的破壞。
隨著對元件充電模式靜電放電現象的了解，目前研究文獻
上所提出的解決方法是在輸入級電路閘級的旁邊就近再加
上一個小尺寸的閘級接地(gate-ground)NMOS元件，該小尺
寸的閘級接地NMOS元件所連接的地線(VSS)必需是該輸入
級電路所連接的地線，該小尺寸閘級接地NMOS元件的通
道長度(channel length)越短越好，其通道寬度(channel width)
約10~20微米即可。
此元件充電模式靜電放電防護電路示意圖顯示於圖8.1-6中
，其中的Mn2元件即是用來箝制跨在輸入級電路閘級上過
高的電壓。另一種防護設計顯示於圖8.1-7中，係利用兩個
小尺寸的二極體來箝制跨在輸入級電路閘級上過高的電壓
。
所加入的小尺寸閘級接地NMOS元件或小尺寸的二極體必
須要跟著該輸入級電路置放於IC內部，才能有效地防範元
件充電模式靜電放電對積體電路的破壞，但是這可能會引
發該IC產品對鎖住效應(latchup)免疫力下降的副作用，因
此該額外加入的小尺寸閘級接地NMOS元件或小尺寸二極
體必須要被一圈接地的P+擴散層(diffusion)所形成的保護圈
(guard ring)圍繞起來；另外一種作法是把該輸入級電路做
到輸入銲墊旁，以就近利用輸入銲墊旁的人體放電模式靜
電放電防護電路內的Mn1元件來保護輸入級電路的閘級，
但這會稍微增加輸入銲墊附近佈局的複雜度。