Subject: Layout Design on Bond Pads to
From: <由 Microsoft Internet Explorer 5 儲存>
Date: Fri, 31 Oct 2008 13:25:31 +0800

金氧半電晶體元件置於銲墊下方之特性研究

彭政傑、柯明道*、姜信欽

靜電放電防護技術部

工業技術研究院系統晶片技術中心

*奈米電子與晶片系統實驗室

交通大學電子研究所

摘要

在系統晶片(system-on-a-chip, SOC)的世代裡，為了有效降低成本，積體電路(integrated circuits, IC)產品的電路佈局(circuit layout)變得愈來愈緊密。為了減省系統晶片的佈局面積，將晶片上的靜電放電防護元件(ESD protection device)或是輸出入埠(I/O port)的電晶體放在銲墊(bond pad)金屬層下方將會是一個很好的選擇。為了確認這個想法是否真正可行，本文使用0.35微米單層多晶矽四層金屬層(1P4M)的互補式金氧半導體(complementary metal-oxide-semiconductor, CMOS)製程，設計了一個測試晶片來驗證。測試晶片上，銲墊金屬層下方放置了一個大尺寸的N型金氧半導體電晶體(N-type metal-oxide-semiconductor, NMOS)，作為測試元件。

為了以下兩個目的，除第一金屬層(Metal-1)及最上層金屬層(top metal)外，測試晶片上的銲墊中間金屬層被繪製成具有不同的佈局圖案。其一是為了研究置放銲墊下方的主動元件對抗打線力量的效能。其二是為了降低銲墊本身的寄生電容，以符合在高速或高頻電路應用的需求。置放於銲墊下方的主動元件，其直流特性在以下四種不同情形量測數據：未打線前、打線後、膠封後、及可靠度溫度試驗後。在使用線銲包裝及可靠度溫度試驗後，量測數據顯示：置放於銲墊下方及其旁的主動元件間的量測值僅存在些許的差異。根據這個結果，積體電路的佈局可以藉由將靜電放電防護元件或輸出入埠電晶體元件，置放於銲墊下方來減省所需面積，尤其適用於多腳位數的系統晶片(high-pin-count SoC)。

關鍵字：銲墊(bond pad)，漏電流(leakage current)，溫度衝擊試驗(thermal shock test)，溫度循環測試(temperature cycling test)。

一、引言

過去由於積體電路產品所需的操作速度較慢，一般銲墊的設計不至於影響到電路功能的規格，所以晶片上的銲墊佈局設計一直都未受重視。當元件尺寸隨製程的進步而愈來愈小時，單一銲墊的大小卻沒有太大的變化。而且，為因應產品的需求，積體電路產品的輸出入埠數目有不斷增加的趨勢。於是，在晶片上被銲墊所佔去的佈局面積比例也不斷地增加，使得整顆晶片所佔用的面積隨之增加。如果能將主動元件擺置在銲墊下方，將原本未被使用到的面積善加利用，那麼單一晶片的面積將可被有效地減少，而且電路佈局的設計彈性也提昇了。

在一般的晶片設計上，很少討論放置在銲墊下方主動元件特性的漂移情形，所以主動元件是不會被擺放在銲墊的正下方的。在過去的文獻裡，有幾篇論文曾探討將元件擺放在銲墊正下方的特性 [1]-[4]。在這幾篇論文中所討論到的有：打線應力所造成的閘極漏電流情形 [1]；在完成可靠度測試後產品故障的比例增加，以顯現出可靠度的衰減 [2], [3]；以及二次崩潰電壓的漂移 [4]。另外，還有論文提到與一般傳統銲墊不同的特殊銲墊設計[5], [6]。其中，為了改善銲線固著度的問題，建議改變第二上層金屬層的佈局圖案 [5]。在高頻電路的應用上，為有效降低銲墊的寄生電容值，可藉由改變銲墊的金屬層佈局圖案來達到目的 [6]。如果主動元件可以安全無虞地放置在這種低寄生電容銲墊的正下方，晶片上的輸出入埠元件佈局面積將有效降低，並且可應用在高速與高頻輸出入的界面。

為了驗證放置在這種具有低寄生電容特性的銲墊下方，主動元件的直流特性漂移情形，本文使用0.35微米互補式金氧半導體製程設計了一顆測試晶片來驗證。

二、測試晶片設計

為了瞭解放置在銲墊下方的N型金氧半導體電晶體(NMOS transistor)的製程控制參數(process control management, PCM) [7] 是否將受到銲線應力的影響，本研究使用0.35微米單層多晶矽四層金屬層3.3伏特互補式金氧半導體製程，製作了一組銲墊，在這些銲墊的下方置有N型金氧半導體電晶體。這組實驗用的銲墊，其銲線窗口大小(passivation window size)為86´86微米見方，整個銲墊金屬層的大小則為96´96微米見方。而在測試晶片上，單一銲墊所佔用的單位寬度(pad pitch)則為116微米。另外，在這顆測試晶片上，置放在銲墊下方的N型金氧半導體電晶體的元件尺寸大小及佈局形式都是相同的。此元件的通道寬度/長度是2016微米/0.5微米。為驗證元件的直流特性，每一個N型金氧半導體電晶體的汲極、閘極、源極、及基底均各別接至一個獨立的銲墊以供外接訊號驗證。

在這個研究裡，稱第一種銲墊設計為「元件一」。它是由四個排成一直線的銲墊、及一個前述的N型金氧半導體電晶體所組成。該N型金氧半導體電晶體置放在銲墊的外側，不在銲墊的下方，這種習知的佈局方式，被作為實驗對照組的基準。圖一(a)及圖一(b)所示，為「元件一」中所使用到的銲墊佈局圖案及其剖面側視圖。在圖一(a)中央的暗色區域是由連接金屬層的許多介層窗插塞(via plug)所組成。由圖一(b)可明顯看出，此銲墊結構的下方並無主動元件的存在。

第二種銲墊設計稱為「元件二」。它亦是由四個排成一直線的銲墊、及一個前述的N型金氧半導體電晶體所組成。但此N型金氧半導體電晶體被置放在連接電晶體汲極銲墊的正下方。圖二(a)及圖二(b)所示，為「元件二」中銲墊下方具有一個N型金氧半導體電晶體的該銲墊佈局圖案及其剖面側視圖。圖二(a)中的電路符號表示此銲墊的金屬層下方具有一個N型金氧半導體電晶體。由圖二(b)可知該銲墊的第二、三、四層金屬層的佈局圖案仍是一片平坦的結構，但第一金屬層已配合N型金氧半導體電晶體而改為並排直條狀結構。

「元件三」、「元件五」、及「元件七」屬於第三種的銲墊設計。它與第二種銲墊設計不同之處，在於第三層金屬層的佈局圖案被設計成不同的形式，以增加封裝時銲線的固著度 [5]、並可降低銲墊的寄生電容值 [6]。圖三(a)及圖三(b)-(d)所示，為第三種銲墊設計中，銲墊下方具有一個N型金氧半導體電晶體的銲墊剖面側視圖及其佈局圖案。由圖三(a)可知該銲墊的第二、四層金屬層的佈局圖案是一片平坦的結構，但第三層金屬層具有不同的佈局圖案。圖三(b)-(d)所示者，即為「元件三」、「元件五」、及「元件七」的相對應佈局圖案。

「元件四」、「元件六」、及「元件八」則屬於第四種的銲墊設計。它與第三種銲墊設計不同之處，在於第二層及第三層金屬層的佈局圖案同時被設計成不同的形式，以增加封裝時銲線的固著度，並可更進一步降低銲墊的寄生電容值。圖四(a)及圖四(b)-(d)所示，為第四種銲墊設計中，銲墊下方具有一個N型金氧半導體電晶體的該銲墊剖面側視圖及其佈局圖案。由圖四(a)可知該銲墊的第四層金屬層的佈局圖案仍為一片平坦的結構。圖四(b)-(d)所示者，即為「元件四」、「元件六」、及「元件八」的相對應佈局圖案。

三、實驗結果

為驗證置放於具低寄生電容銲墊下方的主動元件是否會在封裝過程中，由於應力的存在(打線時銲墊上的機械應力、或是封膠時材料間的熱膨脹應力)而遭受損傷，第一步要做的就是晶圓級(wafer-level)的元件直流特性量測。在進行封裝前，使用HP4155半導體參數分析儀，藉由針刺的方式(probing)可量得N型金氧半導體電晶體的直流特性。其中，臨界電壓(threshold voltage, Vt) 值必須在晶圓廠所制訂的製程控制參數規格內 [7]。在不同的產品應用上，汲極電壓(VD)接至3.3V伏特時的離線汲極電流(off-state drain current, Ioff)，以及閘極電壓(VG)接至3.3V伏特時的閘極漏電流(gate leakage current, IG)均應在合理的範圍內。

接著，將晶圓切割後、實驗晶粒(bare dice)被封裝成二種形式：可掀蓋式(side-brazed)及膠封式(plastic)包裝。其中，可掀蓋式包裝對實驗晶粒所造成的應力，僅有銲墊打線時的機械應力而已。而膠封式包裝則更含封膠時的熱膨脹應力。藉此，可以比較出封膠過程對於置放於銲墊下方的主動元件特性之影響。在此實驗中，可掀蓋式及膠封包裝所使用的打線機型號各為Panasonic HW22U-H及ESEC 3008。

在此實驗中，可掀蓋式包裝所使用的打線機，其正常的打線力量為50克、而所使用的金製銲線直徑為25.4微米(1密爾，mil)，銲球直徑約為100微米(4密爾)。為確認打線力量對置放於銲墊下方的N型金氧半導體電晶體所造成的影響，實驗中以正常的打線力量50克為基數1倍，調變了數種不同的打線力量：0.75倍(37.5克)、0.85倍(42.5克)、1倍(50克)、1.25倍(62.5克)、1.3倍(65克)、1.5倍(75克)、及1.75倍(87.5克)。當打線力量持續增加時，銲球會因此而濺散成比較不規則的外型，並造成較大的銲接面積。當力量大於87.5克時，銲球所被濺散成的外型，會使得相鄰二個腳位的銲球相碰觸，形成短路。圖五所示，為在光學顯微鏡下所拍攝的照片。圖五(a)照片中的銲球是在50克的打線力量下形成的，其外型良好。圖五(b)照片中的銲球則是在87.5克的打線力量下形成的，其所佔用之銲接面積明顯變大，且外型變成了較難以預測的膨脹形狀，使得相鄰二個腳位的銲球有可能相碰觸，形成短路。因此，本實驗中所使用的最大打線力量訂為87.5克。

另外，膠封包裝所使用的打線機，其正常的打線力量為51克，而所使用的金製銲線直徑為30.5微米(1.2密爾，mil)，銲球直徑約為80微米(3.1密爾)，塑膠化合物鑄模製程溫度設定在175°C。

A. 可掀蓋式包裝樣品的實驗結果

圖六所示，為打線力量與N型金氧半導體電晶體直流特性的關係圖。由於「元件一」的佈局方式，是將N型金氧半導體電晶體放置在銲墊旁的一般習知的形式，所以，其量測結果特別以大三角形標示，以作為比較基礎。在圖六中，橫向座標軸所表示的是標準化後的打線力量。亦即：1代表50克的打線力量；0所對應的縱座標軸資料，則為晶圓級的量測結果。圖六(a)所顯示的，是在不同打線力量下的臨界電壓(Vt)量測值。其變化範圍在0.54伏特到0.58伏特。根據晶圓廠所制訂的製程控制參數規格 [7]，其值必須在0.49伏特到0.69伏特的範圍內。顯然，實驗的結果合於此一規格。

圖六(b)所示，為不同打線力量下的離線汲極電流(Ioff)量測值。其變化在1毫微安培(nA)的數量級範圍內。這個結果對於一個具有2016微米通道寬度的大尺寸N型金氧半導體電晶體而言，在一般的應用下，仍是可被接受的。圖六(c)所示，為不同打線力量下的最大轉導量測值(maximum transconductance, GMmax)。與「元件一」相較，其他元件所量得的最大轉導值在「元件一」量測值的50%範圍內變化。圖六(d)所示，為不同打線力量下的閘極漏電流(IG)量測值。其變化範圍在10微微安培(pA) ~ 1毫微安培。

B. 膠封包裝樣品的實驗結果

樣品膠封後，汲極與源極間跨壓(drain-source voltage, VDS)在0.1伏特下，所量得「元件一」及「元件八」的N型金氧半導體電晶體直流特性的關係圖顯示於圖七(a)及圖七(b)中。其中，橫向座標軸所表示的是閘極電壓(VG)，左側縱座標軸所表示的是汲極電流(ID)，而右側縱座標軸所表示的則是轉導值(GM)。由圖七(a)-(b)可知：在正常的操作電壓(0伏特 ~ 3.3伏特)下，將N型金氧半導體電晶體擺置在銲墊旁(「元件一」)，和擺置在銲墊正下方(「元件八」)，所量到的汲極電流值(ID)幾乎是一致的。另外，在轉導(GM)最大值處所對應的閘極電壓(VG)幾乎是相同的，這意味著其臨界電壓值(Vt)也會是相近的。關於臨界電壓(Vt)的量測值請參考前面有關圖六(a)的敘述。

圖七(c)所示，為「元件一」及「元件八」的N型金氧半導體電晶體，各別將其閘極、源極、及基底均接地，在汲極上施加偏壓下所量得的實驗數據。其中，橫向座標所表示的是汲極電壓值(VD)，而縱向座標所表示的則是汲極電流值(ID)。由圖七(c)可知：將N型金氧半導體電晶體擺置在銲墊旁(「元件一」)，和擺置在銲墊正下方(「元件八」)，所量到的離線汲極電流(Ioff)均維持在相同100微微安培的等級。在此，離線汲極電流(Ioff)的定義為：在閘極、源極、及基底均接地，自汲極外加電壓3.3伏特的情形下，所量得的汲極電流。

C. 膠封包裝樣品在可靠度溫度試驗前後的量測結果

圖八所示，為測試晶片上N型金氧半導體電晶體在以下四種不同階段所量得的結果：晶圓級針刺量測、經樣品膠封後、膠封樣品經溫度衝擊試驗後、以及膠封樣品經溫度循環測試後。如圖八所示，晶圓級針刺量測的結果以大三角形標示，以作為比較基礎。在完成封裝程序後，測試樣品所進行的溫度試驗(溫度衝擊試驗、溫度循環測試)均依美國軍規標準MIL-STD-883E中所規範的C條件(condition C, -65°C ~ 150°C)，各別執行200次的溫度試驗 [8], [9]。

圖八(a)所示，為「元件五」中擺置在銲墊正下方的N型金氧半導體電晶體在次臨界區(subthreshold region)，汲極加偏壓0.1伏特下，所量得之汲極電流(ID)與閘極電壓(VG)的關係圖。圖八(a)中的四條曲線，分別代表測試樣品在前述四種不同階段所量得的結果。這四條曲線在次臨界區內幾乎完全重疊。這意味著N型金氧半導體電晶體的開關切換速度(switching speed)並未因封裝過程中的應力，或是加諸於測試樣品的溫度試驗，而有所改變。圖八(b)比較了測試晶片上8種不同元件所量測到的離線汲極電流(Ioff)值，量測結果顯示：在前述四種不同階段所量測到的離線汲極電流(Ioff)值，並無明顯差異。換言之，測試樣品上的N型金氧半導體電晶體，其離線汲極電流(Ioff)值並未因封裝過程中所存在的應力，或是加諸於測試樣品的溫度試驗，而有所改變。圖八(c)所示，為測試晶片上8種不同元件所量測到的N型金氧半導體電晶體閘極漏電流(IG)值，由圖八(c)可知，測試晶片上的N型金氧半導體電晶體閘極漏電流值(IG)，在經過封裝流程後增加了1 ~ 2個數量級，進一步經過溫度試驗後，又再增加了1個數量級。若換算成單位通道寬度的閘極漏電流值(IG)，則仍小於10毫微微安培(fA)。

D. 元件靜電放電耐受度

圖九(a)及圖九(b)所示，各別為「元件一」及「元件二」的N型金氧半導體電晶體，在完成溫度衝擊試驗後，經傳輸線觸波產生器(transmission line pulsing generator)的測試，所量得的電流-電壓和汲極漏電流曲線。傳輸線觸波產生器是一種用以估算半導體元件靜電放電耐受度常用的工具 [10]。測試晶片的元件在進行傳輸線觸波產生器的測試時，是在汲極加上傳輸線觸波，其他銲線端點(閘極、源極、和基底)均接地的情形下完成量測。圖九中，縱座標軸與下方橫座標軸所形成的的關係曲線即為元件利用傳輸線觸波產生器，所量得的電流-電壓曲線。而縱座標軸與上方橫座標軸所形成的的關係曲線則為元件在進行傳輸線觸波產生器的測試時，所量得的汲極漏電流曲線。

在比較圖九(a)及圖九(b)的結果時，可見「元件二」的二次崩潰電流(second breakdown current, It2)值明顯高於「元件一」的二次崩潰電流值。這是因為「元件一」中，連接汲極的金屬層寬度僅只有5微米而已，無法承受靜電放電現象所產生的瞬間大電流，終至於使得該金屬層被大電流所燒斷。這個推論可經由圖九(a)中「元件一」的電流-電壓曲線獲得證實。如圖九(a)所示，「元件一」的電流-電壓曲線突然由25.9伏特處的1.46安培，驟降至48.1伏特處的1.06安培，最後電流降到0安培，這意味著線路已經斷路。「元件二」中連接汲極的金屬層寬度有20.7微米，可以承受較大靜電放電電流的流動。

圖十(a)及圖十(b)所示，分別為「元件五」擺置在銲墊正下方的N型金氧半導體電晶體，在完成溫度衝擊試驗後，於進行傳輸線觸波產生器的測試之前與之後，經Tek370曲線追蹤儀所量得的電流-電壓曲線。比較圖十(a)及圖十(b)的曲線，可以清楚觀察到「元件五」的電流-電壓曲線，在進行傳輸線觸波產生器的測試後的明顯改變。這意味著該元件的N型金氧半導體電晶體已經遭受傳輸線觸波產生器所產生觸波的衝擊而燬壞。

圖十一所示，為測試晶片上，不同元件在溫度試驗後所量得的二次崩潰電流值(It2)的比較圖。圖十一中的橫向座標軸表示元件編號，縱向座標軸表示元件所量得的二次崩潰電流值(It2)。在此項測試中，二種溫度試驗後的樣品各取二顆進行量測，所以圖十一中共有四種標示符號。由圖十一可知，「元件一」中擺置在銲墊旁的N型金氧半導體電晶體的二次崩潰電流值(It2)是所有元件中最低的。造成這種結果的原因，正如前面已經提過的，是因為「元件一」中，連接汲極的金屬層寬度太窄所致。如果將N型金氧半導體電晶體直接置放在銲墊正下方，則用以連接銲墊及元件汲極的金屬層，其佈局跑線將較為直接而容易，自然可以使得連接汲極的金屬層寬度有效增加。

四、實驗數據分析

比較圖六(晶圓級量測數據)及圖八(元件在四種不同階段所量得的數據)的實驗結果，可以發現：在不同元件之間，N型金氧半導體電晶體的直流特性並無明顯的差異。這個結果顯示：具有低寄生電容的銲墊設計，對於封裝過程及進行溫度試驗時，所存在的機械應力及熱應力具有足夠強的耐受能力。所以，在討論置放於銲墊下方N型金氧半導體電晶體的特性漂移時，可以忽略在第二、三層金屬層上不同佈局圖形的影響。

如圖六所示，增加打線力量與N型金氧半導體電晶體的直流特性的變化並無明顯關聯。所以可以推論打線力量的大小並不會對置放於銲墊下方的N型金氧半導體電晶體直流特性造成影響。根據圖六及圖八所顯示的結果，將N型金氧半導體電晶體置放在銲墊正下方時，封裝過程及溫度試驗對電晶體直流特性的影響，受到最大改變的是閘極漏電流值(IG)。根據圖八(c)的結果推論：封裝過程對置放在銲墊正下方的主動元件直流特性漂移有較大的影響。而隨後所進行的溫度試驗，將會更進一步使得主動元件的直流特性漂移值擴大。

五、結論

將主動元件置放於具有低寄生電容值銲墊正下方的設計，對主動元件的直流特性影響，已經由0.35微米單層多晶矽四層金屬層3.3伏特互補式金氧半導體製程中，實際製做測試晶片而獲得驗證。主動元件的直流特性，在四種不同階段：晶圓級針刺量測、經銲墊打線後的量測、經樣品膠封後的量測、及經膠封樣品經溫度試驗(溫度衝擊試驗、及溫度循環測試)後，進行特性量測。藉由一系列的實驗驗證，置放在銲墊下方N型金氧半導體電晶體的直流特性只有很小的漂移改變。這種小程度的直流特性漂移，對於一般數位式積體電路產品的應用而言，是可被接受的。然而，把主動元件放置於銲墊正下方的設計，可有效地減省晶片上輸出入埠元件及靜電放電防護元件所佔有的佈局面積。由於所使用的銲墊設計具有低寄生電容值的特性，其亦可應用於高速與高頻電路的產品設計。在不需要改變任何製程步驟的情形下，這種將主動元件置放於銲墊正下方的設計，不僅可有效降低產品所需之佈局面積，並使得晶片上的佈局安排更加具有彈性，可以降低多腳位積體電路產品的晶片生產成本。當半導體製程發展到0.18微米製程時，其金屬層有八層之多，這將使得置放於銲墊正下方的主動元件在封裝及進行溫度試驗過程中，受到更加安全的保護。如何發展出一個具體且快速的方法，以自動地將主動元件擺置在輸出入埠的銲墊下方，這將是另一個系統晶片設計自動化的研究題目。

參考資料

[1]      W. R. Anderson, W. M. Gonzalez, S. S. Knecht, and W. Fowler, “ESD protection under wire bonding pads,” in Proc. of EOS/ESD Symp., 1999, pp. 88-94.

[2]      G. Heinen, R. J. Stierman, D. Edwards, and L. Nye, “Wire bonds over active circuits,” in Proc. of Electronic Components and Technology Conference, 1994, pp. 922-928.

[3]      K.-Y. Chou, M.-J. Chen, C.-C. Lin, Y.-S. Su, C.-S. Hou, and T.-C. Ong, “Die cracking evaluation and improvement in ULSI plastic package,” in Proc. of IEEE Int. Conf. on Microelectronic Test Structures, 2001, vol. 14, pp. 239-244.

[4]      K.-Y. Chou and M.-J. Chen, “ESD protection under grounded-up bond pads in 0.13µm eight-level copper metal, fluorinated silicate glass low-k international dielectric CMOS process technology,” IEEE Electron Device Letters, vol. 22, no. 7, pp. 342-344, July 2001.

[5]      M.-D. Ker and J.-J. Peng, “Fully process-compatible layout design on bond pad to improve wire bond reliability in CMOS ICs,” IEEE Trans. on Components and Packaging Technologies, vol. 25, no. 2, pp. 309-316, June 2002.

[6]      M.-D. Ker, H.-C. Jiang, and C.-Y. Chang, “Design on the low-capacitance bond pad for high-frequency I/O circuits in CMOS technology,” IEEE Trans. on Electron Devices, vol. 48, no. 12, pp. 2953-2956, Dec. 2001.

[7]      TSMC 0.35µm logic silicide SPQM 3.3V process PCM specification, TSMC, Mar. 1998.

[8]      Temperature Cycling, MIL-STD-883E Method 1010.7, US Military, 1987.

[9]      Thermal Shock, MIL-STD-883E Method 1011.9, US Military, 1990.

[10]  T. J. Maloney and N. Khurana, “Transmission line pulsing techniques for circuit modeling of ESD phenomena,” in Proc. of EOS/ESD Symp., 1985, pp. 49-54.

(a)在「元件一」中所使用到的銲墊的佈局圖案

(b)在「元件一」中所使用到的銲墊的側視剖面圖

圖一  在「元件一」中的N型金氧半導體電晶體是依照一般的習慣，被擺置在銲墊的旁邊。(a)在「元件一」中所使用到的銲墊的佈局圖案。(b)在「元件一」中所使用到的銲墊的側視剖面圖，由(b)圖的側視剖面圖可知此銲墊下方並無擺置任何元件。

(a)在「元件二」中所使用到的銲墊的佈局圖案

(b)在「元件二」中所使用到的銲墊的側視剖面圖

圖二  在「元件二」中的N型金氧半導體電晶體是被擺置在一般慣用銲墊的正下方。(a)在「元件二」中所使用到的銲墊的佈局圖案。(b)在「元件二」中所使用到的銲墊的側視剖面圖。在(a)圖的佈局圖案中的N型金氧半導體電晶體元件符號表示此銲墊下方具有一個N型金氧半導體電晶體。

(a)   第三層金屬層具有設計的佈局圖案的銲墊側視剖面圖

(b)「元件三」佈局圖

(c)「元件五」佈局圖

(d)「元件七」佈局圖

圖三  測試晶片中的第三種銲墊設計。(a)第三層金屬層具有設計的佈局圖案的銲墊側視剖面圖。(b)-(d)分別為「元件三」、「元件五」、「元件七」的佈局圖案。

(a)   第二、三層金屬層均具有設計的佈局圖案的銲墊側視剖面圖

(b)「元件四」佈局圖

(c)「元件六」佈局圖

(d)「元件八」佈局圖

圖四  測試晶片中的第四種銲墊設計。(a)第二、三層金屬層均具有設計的佈局圖案的銲墊側視剖面圖。(b)-(d)分別為「元件四」、「元件六」、「元件八」的佈局圖案。

(a)

(b)

圖五  在銲墊上施以不同打線力量後，於光學顯微鏡下所拍得的照片。(a)銲墊上的銲球在正常的打線力量(50克)下，並未濺散開來。(b)銲墊上的銲球在87.5克的打線力量下，被嚴重地濺散開來。

(a)

(b)

(c)

(d)

圖六  打線力量與元件直流特性間的關係。圖示為放置於銲墊旁(「元件一」)、及銲墊正下方(「元件二」~「元件八」)的N型金氧半導體電晶體的(a)臨界電壓(Vt)值，(b)離線汲極電流(Ioff)值，(c)最大轉導(GMmax)值，及(d)閘極漏電流(IG)值。

(a)「元件一」，N型金氧半導體電晶體放置於銲墊旁。

(b)「元件八」，N型金氧半導體電晶體放置於銲墊下方。

(c)

圖七  在封裝流程後，元件間直流特性的比較。(a)「元件一」的ID-VG曲線，(b)「元件八」的ID-VG曲線，及(c)「元件一」和「元件八」的ID-VD曲線比較圖。

(a)「元件五」，N型金氧半導體電晶體放置於銲墊下方。

(b)

(c)

圖八  在不同封裝階段量得的測試元件直流特性。(a)放置於銲墊下方N型金氧半導體電晶體的ID-VG曲線，(b)不同元件的離線汲極電流(Ioff)值比較，及(c)不同元件的閘極漏電流(IG)值比較。

(a)「元件一」，其連接汲極的金屬層寬度僅只有5微米而已。

(b)「元件二」，其連接汲極的金屬層寬度有20.7微米寬。

圖九  傳輸線觸波產生器的測試時，所量得的電流-電壓曲線。(a)「元件一」，其N型金氧半導體電晶體放置於銲墊旁。(b)「元件二」，其N型金氧半導體電晶體放置於銲墊下方。傳輸線觸波產生器的測試是在完成溫度試驗後進行。

(a)「元件五」在傳輸線觸波產生器靜電放電測試之前所量得的直流電流-電壓曲線。

(b)「元件五」在傳輸線觸波產生器靜電放電測試之後所量得的直流電流-電壓曲線。

圖十  「元件五」中擺置在銲墊正下方的N型金氧半導體電晶體，在傳輸線觸波產生器靜電放電測試(a)之前，(b)之後，所量得的直流電流-電壓曲線。傳輸線觸波產生器測試是在完成溫度衝擊試驗後所進行。

圖十一  測試晶片上，不同元件在溫度試驗後所量得的二次崩潰電流值(It2)的比較圖。「元件一」的二次崩潰電流值較其他元件來得低，是因為其連接汲極的金屬層寬度僅只有5微米而已。