Subject: 基體觸發技術與閘極驅動技術應用在積體電路靜電放電防護之原理及比較
From: <由 Microsoft Internet Explorer 5 儲存>
Date: Fri, 31 Oct 2008 13:23:46 +0800

基體觸發技術與閘極驅動技術之比較及其

在積體電路靜電放電防護上之應用

Keywords: 基體觸發技術(Substrate-Triggered Technique)，

閘極驅動技術(Gate-Driven Technique)，

靜電放電防護電路(ESD Protection Circuit)

陳東暘１,２，柯明道1，

蘇金練2，唐天浩2，陳正剛2，簡山傑2

１國立交通大學電子研究所

２聯華電子股份有限公司中央研究發展部

目錄

一、前言

二、閘極驅動技術

三、基體觸發技術

四、靜電放電防護設計之應用實例

五、結論

一、              前言：

深次微米互補式金氧半(CMOS)積體電路產品要有足夠高的靜電放電(Electrostatic Discharge, ESD)耐受能力，則靜電放電防護電路必需直接加在積體電路晶片上1。以一般的工業標準而言，積體電路產品必需要能夠承受至少2kV的人體模式之靜電放電轟擊。在圖一中以一個典型的靜電放電防護電路為例，它必需使得積體電路的所有內部電路(Internal Circuits)在任何的靜電放電測試模式下均能夠受到安全的防護2。然而積體電路要能承受足夠高的靜電放電轟擊，通常在圖一中的靜電放電防護元件(Mp1, Mp2, Mn1, Mn2, 及Mn3)必需要具有相當大的尺寸，而在積體電路有限的佈局面積考量下，這種大尺寸的靜電放電防護元件都會佈局成多指狀(Multi Finger)的結構，以降低元件所佔用的面積及其啟動的效率3。為了清楚描述這種多指狀結構金氧半電晶體的特性，在圖二中畫出其立體結構截面圖。將這種結構的金氧半電晶體應用在圖一的電路時，它必需要能夠在有限的面積內提供最佳的靜電放電防護能力，但是這種多指狀結構金氧半電晶體在靜電放電的轟擊下，若沒有適當的佈局安排或特殊的電路設計下，並不一定能夠有效率地均勻導通，因而無法達到所預期的防護效果。

在本論文中利用微光顯微鏡(Emission Microscope, EMMI)來觀察多指狀結構金氧半電晶體在靜電放電轟擊下的不均勻開啟現象，藉由元件在電流脈波轟擊下熱像點(Hot Spots)的變化情形來加以說明。以自行校準矽化(Self-align silicide, Salicide)處理之0.35微米互補式金氧半製程所製作之元件進行測試，在圖三(a)中為此實驗量測的電路示意圖，在通道寬度/長度比為300微米/0.5微米的n型金氧半電晶體之汲極(Drain)加上不同的電流脈波，而其閘極(Gate)、源極(Source)和基體(Substrate)共同接地的測試環境下，在微光顯微鏡下觀察其相對應在圖三(b)之元件電流-電壓特性曲線中各點位置的導通情況。圖三(c)-(f)為元件進入驟迴崩潰(Snapback)特性區前的熱像點變化，由於元件在此區時僅有p-n接面的逆偏電流，而此電流會被基體防護圈(Guardring)所吸收，因此在圖中可以發現僅在基體防護圈附近有熱像點產生。當元件汲極上的轟擊電流漸漸加大後，寄生之橫向雙載子接面電晶體(Lateral Bipolar Junction Transistor, LBJT)的基極(Base)電壓漸漸上昇後，如圖三(g)-(k)中央部份區域的寄生橫向雙載子接面電晶體就會被開啟，主要的汲極電流就從此中央區域往源極流掉，由圖三(g)-(h)中可以發現當寄生橫向雙載子接面電晶體被啟動時僅有中央一小區域開啟，其電流-電壓特性曲線上會有明顯的驟迴崩潰特性區。圖四中顯示使用Tek 370A元件特性曲線量測儀器(Curve Tracer)所量測到的元件驟迴崩潰特性曲線。由圖三(g)-(k)中也可發現到，在高電流脈波的轟擊下，主要寄生橫向雙載子接面電晶體開啟的區域總是集中在中央區域，在元件被觸發到二次崩潰(Secondary Breakdown)前，此有效排放電流的區域大小將決定元件對靜電放電的耐受能力。由於這種不均勻的導通現象，使得n型金氧半電晶體元件的靜電放電耐受能力無法隨其尺寸的大小等比例地增加。然而，在p型金氧半電晶體中，由於製程參數與n型電晶體不同，其電流-電壓特性曲線上並沒有明顯的崩潰迴轉特性區，如圖四(b)所示，表示其不均勻開啟的現象較不明顯。

為了改善多指狀結構金氧半電晶體的不均勻導通現象，經過多年來之技術發展，閘極驅動(Gate-Driven)技術4-7及基體觸發(Substrate-Triggered)技術8-11便被開發出來。然而這些技術在近幾年的應用中，卻發現閘驅動發技術應用在金氧半電晶體時，如果過度提昇其驅動電壓，反而會使得金氧半電晶體的靜電放電耐受能力突然降低7, 12。此種情況是因為閘極電壓使得主要的靜電放電電流都會從金氧半電晶體的強反轉層(Strong Inversion Layer)之表面通道流過，造成元件的閘極氧化層(Gate Oxide)或表面通道(Surface Channel)反而容易被靜電放電電流所損毁。而當基體觸發技術應用在金氧半電晶體時，其主要的運作機制則利用寄生橫向雙載子接面電晶體的導通來排放靜電放電電流，因此元件在靜電放電轟擊下，元件的閘極氧化層或表面通道並不容易被破壞，因此基體觸發技術可有效提昇金氧半電晶體對靜電放電轟擊的耐受能力。

二、閘極驅動技術

閘極驅動設計很早就被運用來改善前述之多指狀結構金氧半電晶體元件在靜電放電轟擊下的不均勻導通現象，在此種設計下，利用閘極電壓開啟所有指狀結構的閘極，並於元件所有指狀結構的閘極下形成強反轉層，而使得電流可以分佈更廣泛的每隻指狀結構的表面通道中。然而元件的汲極及源極，在較淺的擴散接面深度(Shallower Junction Depth)及淡摻雜汲極結構(LDD)的設計下，這種開啟狀態的n型金氧半電晶體卻無法承受較高的靜電放電轟擊13。

為了更進一步地瞭解多指狀結構金氧半電晶體元件在閘極驅動下，其靜電放電耐受能力所受到的影響，以圖五(a)中的小電路圖來量測不同的總通道寬度之n型金氧半電晶體元件在不同的閘極偏壓下對人體模式靜電放電的耐受能力之變化。在圖五(b)中的小電路圖則是用來量測不同總通道寬度之p型金氧半電晶體元件，在此所用的n型及p型金氧半電晶體元件的尺寸除了有兩種不同的元件總通道寬度(Channel Width, W)外，其它的佈局參數則具有相同的設計：元件通道長度(Channel Length, L)為0.8微米，汲極和源極端的金屬接觸點(Contact)到多晶矽閘極(Poly-Gate)邊緣的距離Dcg和Dsg分別為3微米及1微米，源極擴散區(Diffusion)到基體防護圈之擴散區的距離Sba為4微米，以及單位指狀結構的長度Wf為50微米，而元件之閘極則是另外拉出銲墊(PAD)，用來外加電壓，基體與源極則為共同接地，在閘極外加偏壓下可量到圖五的結果。

從圖五(a)中可以發現到，在人體模式的正電壓靜電放電測試下，閘極電壓從0伏特加到5伏特時，無論對總通道寬度為200微米或600微米的n型金氧半電晶體而言，都能使其對靜電放電的耐受能力提昇70﹪，但是當閘極電壓加到大於6伏特(或8.5伏特)後，可以發現到元件對靜電放電的耐受能力會突然降低。同樣地，這種對靜電放電耐受能力突然降低的現象也會發生在p型金氧半電晶體的閘極偏壓大於-5伏特的情況下，如圖五(b)中所示。由於p型金氧半電晶體本身具有較均勻的導通現象，因此在閘極偏壓從0伏特到-5伏特的情況下，並不會有明顯增強其靜電放電耐受能力的現象。由以上結果可以發現，無論是n型或p型的多指狀結構金氧半電晶體，當閘極電壓增加到一定程度後，其對靜電放電的耐受能力都會突然降低。

要解釋前面所提到閘極偏壓對元件靜電放電耐受能力的影響，在此另以圖示說明多指狀結構n型金氧半電晶體在不同閘極偏壓下，元件在靜電放電轟擊下之電流分佈狀況。於圖六(a)中繪出其位於中央位置附近之單隻指狀結構的橫截面結構剖視圖，而分別再從其中之不同縱向A-A’、B-B’以及C-C’三個一維截線上繪出受到靜電放電轟擊後的能帶圖，其中圖六(b)為沒有閘極偏壓下的能帶示意圖(VGS=0)，由於沒有閘極偏壓，因此在元件中不會形成強反轉層的導通路徑，若也沒有淡摻雜汲極區的擊穿效應，則只有寄生橫向雙載子接面電晶體的導通，如圖六(b)中的S區域所示，而由前面的分析，也可判斷其導通區域應集中在整個多指狀結構元件的中央附近。圖六(c)則為加上閘極偏壓(VGS>0)後的能帶變化，當有足夠大的閘極偏壓可以在元件中形成強反轉層後，元件的表面通道電流就會形成，此時部分電流就會分散到所有的元件表面通道中，如圖六(c)中的G區域所示，另外可能有部份的電流仍於元件中央處小區域被啟動的寄生橫向雙載子接面電晶體內流動，如圖中的S’區域所示。而當稍大偏壓(VGS>>0)加到元件的閘極端後，其能帶圖則繪於圖六(d)，於圖中可以發現因較大的閘極電壓會將通道表面的位能拉得更低，而使得寄生橫向雙載子接面電晶體的導通電流與強反轉層的導通電流會合併在一起，如圖中的GS”區域所示。在圖六(c)及(d)中的兩種情況下，由於元件可以導通電流的區域都增加了，因此其都有機會能夠承受更高的靜電放電轟擊。但當有更大的閘極偏壓(VGS>>>0)加上後，其能帶變化繪於圖六(e)，此時的導通電流可說是幾乎集中到了元件的表面通道，如圖中的GS’”區域所示，此時同時有一個大的電場跨在閘極氧化層上，而幾乎所有的靜電放電電流都集中在較狹窄的表面通道內，因此閘極氧化層及表面通道界面對靜電放電電流的耐受能力，都將倍受考量。

欲觀察元件在閘極驅動下各種偏壓狀態的啟動情況，可以直接在元件閘極加上所需觀察的偏壓及在元件的汲極上加上定電流觸波，經由微光顯微鏡觀察其熱像點的變化情形，就可真正瞭解元件在閘極驅動設計下的導通情況。在圖七中，以微光顯微鏡觀察總通道寬度/長度比為300微米/0.5微米的多指狀結構n型金氧半電晶體在不同的閘極偏壓設計下，以不同的電流脈波轟擊元件汲極時的導通狀況。其實驗量測的等效電路圖就如圖七(a)所示，而圖七(b)則為在各種設定的量測條件下，於元件電流-電壓特性曲線上所量測到的相對應點。圖七(b)中的A點位置為元件沒有加上閘極偏壓時，在元件中的寄生橫向雙載子接面電晶體被啟動的的狀態，在微光顯微鏡下所觀測到的結果就如圖七(c)所示，熱像點就只集中在元件中央處。當一個5伏特的偏壓加在元件的閘極上，而在汲極上施以和A點相同的電流轟擊下，得到圖七(b)中的B量測點，而在微光顯微鏡下所觀測到的結果就如圖七(d)所示，由圖中可以發現中央處的寄生橫向雙載子接面電晶體的導通電流減少了，而大多的電流分散且流到元件中每隻指狀結構中被開啟的表面通道。當在元件汲極上加上更大的電流觸波時，即圖七(b)中的C量測點，則微光顯微鏡下的觀測情形就如圖七(e)所示，此時表面通道的電流不易增加，但寄生橫向雙載子電晶體被啟動的區域則漸漸增大，在中央處更幾乎與表面通道電流合併，與前述的理論相吻合。接著當元件的閘極電壓加到8伏特時，則基體中寄生橫向雙載子接面電晶體的導通區域又變小，此時導通電流被吸引到更接表面通道的位置，如圖七(f)所觀察到的結果，相對應於圖七(b)中電流-電壓特性的D點。

由以上在微光顯微鏡的觀察結果，可知元件在閘極驅動的設計下，雖可使其導通電流均勻分散到啟動的表面通道，但閘極偏壓卻也同時控制了靜電放電電流在元件中的分佈位置，太大的閘極偏壓甚至會降低元件中寄生橫向雙載子接面電晶體的導通電流，而在元件的表面通道形成大電流，甚至在閘極氧化層形成大電場跨壓，因此而降低了元件對靜電放電耐受的能力。然而除了這外加的因素外，元件本身的特性也會影響到這閘極電壓對電流控制的敏感度，因元件本身在閘極下的雜質濃度分佈就會影響到元件中寄生橫向雙載子接面電晶體的基本導通狀態，若其基本導通狀態就已局限在表面通道區域時，閘極偏壓則只會加速其被破壞的速度，相對地閘極電壓可控制的設計窗(Design Window)就變小。但若在不同的製程中，其基本導通狀態在基體中若還有許多空間可以啟動較大區域的寄生橫向雙載子接面電晶體時，則使用閘極驅動技術還有很大的設計空間，如此才能達到所期望的效果。

三、基體觸發技術

除了閘極驅動技術可改善多指狀結構金氧半電晶體元件的均勻導通外，基體觸發技術同樣也被用來改善此種元件的均勻導通，而基體觸發技術更可避免太高的觸發源(Triggered Source)造成元件之靜電放電耐受能力如同閘極驅動設計下會有突然變差的情況。因此為了有效均勻導通多指狀結構的金氧半電晶體，並有較大的設計窗範圍下，基極觸發技術是改善靜電放電防護元件之靜電放電耐受能力的較佳方法。

要深入探討基體觸發技術在多指狀結構金氧半電晶體的應用原理，同樣地先研究不同的基體偏壓電流加在多指狀結構的n型金氧半電晶體時，其對人體模式靜電放電防護能力上的影響情況，在變化元件的總通道寬度及通道長度的條件下，以ZapMaster靜電放電機台量測外加基體偏壓電流的元件，而這些元件的尺寸除了變化總通道寬度及通道長度外，其餘的尺寸均與前面第二節中所使用的元件佈局參數一樣，但其基體則另外接出到銲墊，用以外加偏壓電流。使用圖八插圖中的等效電路進行量測時，可以分別得到如圖八(a)中的結果，呈現出元件在不同總通道寬度下基體電流對其靜電放電耐受能力的關係圖，以及圖八(b)中為在不同通道長度下基體電流對元件靜電放電耐受能力的關係圖。在圖八(a)中，對一個總通道寬度/長度比為400微米/0.8微米的指狀結構n型金氧半電晶體元件而言，當基底電流由0mA增加至2.8mA時，元件的人體模式之靜電放電耐受能力，可從原本之3.5仟伏特明顯地增加到大於8仟伏。雖然在圖八(a)中之總通道寬度/長度比為200微米/0.8微米的元件之靜電放電耐受能力並沒有增加多少，這是元件本身已達到均勻導通的狀態。若改變元件通道的長度，如圖八(b)所示，在增加基體電流的情形下，仍可持續地提昇元件對靜電放電的耐受能力。以通道長度為0.5微米的元件為例，在不加基體電流的情況下，其對人體模式靜電放電的耐受能力只有2.8仟伏，但當加了4毫安培(mA)的基體電流後，其對人體模式靜電放電的耐受能力即可達到4.4仟伏，由此可見基體觸發技術只會持續地加強元件對靜電放電的耐受能力，並不會造成元件靜電放電耐受能力的減弱。

為了解釋前面所提到基體偏壓電流對元件靜電放電耐受能力的影響，在此另以圖示說明多指狀結構n型金氧半電晶體在不同基體偏壓下，在靜電放電轟擊下之電流分佈狀況。於圖九(a)中繪出其位於中央位置附近之單隻指狀結構的橫截面結構剖視圖，而分別再從其中之不同縱向A-A’、B-B’以及C-C’三個一維截線上繪出受到靜電放電觸擊後的能帶圖，其中圖九(b)為沒有基體偏壓下的能帶示意圖(VBS=0)，由於沒有基體偏壓及閘極上的偏壓，因此在元件中不會形成強反轉層的導通路徑，若也沒有淡摻雜汲極區的擊穿效應，則只有寄生橫向雙載子接面電晶體的導通，如圖九(b)中的S區域，而由前面幾節的分析，也可判斷其導通區域應集中在整個多指狀結構元件的中央附近。圖九(c)則為加上基體偏壓(VBS>0)後的能帶變化，且由於基體偏壓的存在，因此在所有指狀結構中的所有寄生橫向雙載子接面電晶體皆會被啟動，不再局限於元件的中央附近，另一方面也因基體偏壓的存在，使得在寄生橫向雙載子接面電晶體的有效基極區域更加擴大開來，就如圖九(c)所示的S’區域所示。因此在更大的基體偏壓下，如圖九(d)中之VBS>>0的情況，寄生橫向雙載子接面電晶體將提供更大的S”區域以供靜電放電電流的排放，但由於佈局幾何上的限制，基體連接點的位置也並不是直接在基體底端，一般它是在橫向的某個表面位置上，因此其擴展區域將會達到一個飽和點，而使得元件在更大的基體偏壓下，其對靜電放電的耐受能力會達到一種類似飽和的狀態。由前述的能帶分析與閘極驅動技術來做比較，可以發現在基體觸發技術中，不會牽涉到元件的閘極氧化層上的過高跨壓及表面通道的過高電流之問題，反而可以提供更大的基體空間給靜電放電電流來流動，以降低單位體積內的熱量，使元件可以承受更高的靜電放電電壓轟擊，因此在提昇基體偏壓電壓或電流後，元件的靜電放電耐受能力可持續地被提昇。如此一來，在設計基體觸發電路時，其設計窗的範圍也就相對地增大許多，電路設計上的問題只剩下如何提供足夠的觸發源給多指狀結構的金氧半電晶體，而不需擔心太大的觸發源會造成半導體元件的損毁。

要觀察多指狀結構n型金氧半電晶體在基體觸發下，各種偏壓狀態的啟動情況，則直接在元件的基體加上所需觀察的偏壓電流以及在元件的汲極上以定電流觸波轟擊，經由微光顯微鏡觀察其熱像點的變化情形，就可瞭解元件在基體觸發設計下的啟動情況。在圖十中，以微光顯微鏡觀察總通道寬度/長度比為300微米/0.5微米的多指狀結構n型金氧半電晶體在不同的基體偏壓電流設計下，以不同的脈波電流轟擊元件汲極時的導通狀況。在觀察微光顯微鏡的實驗中，其等效量測的電路圖就如圖十(a)所示，而圖十(b)則是在各種設定的量測條件下，於元件之電流-電壓特性曲線上所觀察到的相對應點。圖十(b)中的A點位置為元件加上基體偏壓電流時，以較低的電流脈波轟擊元件的汲極時，在元件中的導通狀態。在微光顯微鏡下所觀測到如圖十(c)所示的結果，其熱像點已均勻分散到了元件中所有的指狀結構中，而被啟動的正是在元件中所有寄生的橫向雙載子接面電晶體。當同樣的基體偏壓電流加在元件基體時，在元件汲極上加上更大的電流脈波下，由於太大的汲極電壓可導致逆偏的p-n接面累增崩潰加劇，而得到圖十(b)中的B量測點，在發射顯微鏡下所觀測到的結果就如圖十(d)所示。在圖中可以發現所有指狀結構下的寄生橫向雙載子接面電晶體之導通電流持續增強，但在同樣的基體偏壓電流的情況下，其垂直區域不一定可供更多的電流分散流到元件中每隻指狀結構中的寄生橫向雙載子接面電晶體，所以在圖中發現每隻指狀結構的熱像點更亮，即表示每個位置的熱量都均勻地增加上來。而在元件基體偏壓不變的情況下，於元件汲極上加上更大的電流脈波時，即圖十(b)中的C量測點，在微光顯微鏡下的觀測情形就如圖十(e)所示，此時可以觀測到其寄生橫向雙載子接晶體被啟動地更加劇烈，這也表示在垂直導通截面上有更大的電流流過，單位體積的熱量也更高了，而元件依然是均勻地被啟動著。因此在基體觸發的設計下，能有較大區域的寄生橫向雙載子接面電晶體被啟動，以提供較高的靜電放電防護能力。

基體觸發技術除了能解決閘極驅動下金氧半電晶體之靜電放電耐受能力突然變差之問題外，亦能有效率地提昇靜電放電防護元件對靜電放電之耐受能力。因此，基體觸發技術除了能有效改善靜電放電防護元件之均勻導通狀況之外，更能增強其靜電放電耐受能力，進而可全面性地運用在深次微米互補式金氧半積體電路之靜電放電防護設計上，也能夠容易地設計出更省面積及更有效率的靜電放電防護電路。

四、靜電放電防護設計之應用實例

進一步將基體觸發技術應用到實際的電路中，本論文舉出一個在0.25微米淺溝渠氧化隔絕(Shallow Trench Isolation, STI)技術的互補式金氧半製程中，所設計出的一種基體觸發靜電放電防護電路，如圖十一所示10。圖十一(a)為此種設計的電路圖，在輸入端(Input Pad)先看到的是一個具有最小通道長度的n型金氧半電晶體，在互補式金氧半製程中，具有最小通道長度的n型金氧半電晶體具有最小的崩潰觸發電壓，因此在這電路的設計中，即是利用此種特性對場效隔離層電晶體(Field Oxide Device, FOD)產生基體觸發電流，進而啟動在場效隔離層電晶體中的寄生雙載子接面電晶體，提昇其靜電放電耐受能力，使得整個電路對靜電放電的觸發電壓比原場效隔離層電晶體還低，而又具有比原場效隔離層電晶體還高的靜電放電耐受能力。

另一方面，由於一般靜電放電元件中必需使用到的遮罩自行校準矽化層(Salicide Blocking, SAB)及p型靜電放電雜質佈植(p-type ESD implant, PESD)的製程來提昇元件之靜電之靜電放電耐受能力，為了降低此額外的製程成本，特別將此電路的佈局結構設計成圖十一(b)中所示，其中為了避免最小通道長度的n型金氧半電晶體直接受到靜電放電的直接衝擊，所以在輸入端加上一n型井區以做為緩衝，當靜電放電電流流入此n型井區後，最小通道長度的n型金氧半電晶體很快就被啟動而在p型基體中形成觸發電流，更進而快速啟動場效隔離層電晶體中的寄生雙載子接面電晶體，之後大量的靜電放電電流就會從雙載子電晶體的集極端流入，以達到保護輸入級氧化層的目的。在圖十二中，明顯地發現原本具有12伏特觸發電壓的場效隔離層電晶體，在此電路的設計下，可以使其觸發啟動電壓降到只有6.4伏特。

在與傳統的閘極接地之n型金氧半電晶體(GG-NMOS)之靜電放電防護電路做比較下，使用標準靜電放電測試機台Zap Master對兩種電路做人體模式的靜電放電測試，得到圖十三之結果，可以發現在同樣地總通道寬度設計下，本論文所設計的基體觸發電路具有更佳的靜電放電耐受能力，因此更加證明基體觸發技術可明顯提昇元件對靜電放電的耐受能力。

五、結論

本論文證實了大尺寸多指狀結構的閘極接地金氧半電晶體，在被靜電放電轟擊下會有不均勻導通的現象，其對靜電放電的耐受能力並無法如預期地從小尺寸元件之耐受能力等倍率地加乘上來，要發揮其應有的靜電放電耐受能力，可使用閘極驅動或基體觸發技術來改善其不均勻導通的現象。然而在閘極驅動技術的設計下，元件會遭到閘極氧化層過高電場跨壓以及表面通道過高電流的問題，而造成在較高的閘極偏壓之下，元件的靜電放電耐受能力反而突然下降，更進而影響到在電路設計時的設計空間。相較於閘極驅動技術的設計，基體觸發技術因其在靜電放電轟擊下的導通原理主要靠元件中寄生橫向雙載子接面電晶體的啟動，因此它不會受閘極氧化層過高電場及表面通道過高電流所累，除了可以均勻地導通多指狀電晶體結構之外，在較高的基體偏壓下，能夠持續提昇元件對靜電放電的耐受能力。因此基體觸發技術在先進的深次微米互補式金氧半程製技術中，是積體電路產品靜電放電防護設計中最有效率的方法。由於基體觸發技術具有明顯的效能提昇，已有不少專利案提出申請，各公司在使用各種電路設計時，必需注意專利權的問題。

參考文獻

1.     A. Amerasekera and C. Duvvury, ESD in Silicon Integrated Circuits. 2nd Ed., Wiley, 2002.

2.     M.-D. Ker, “Whole-chip ESD protection design with efficient VDD-to-VSS ESD clamp circuits for submicron CMOS VLSI,” IEEE Trans. on Electron Devices, vol. 46, pp. 173-183, Jan. 1999.

3.     C. Jiang, E. Nowak, and M. Manley, “Process and design for ESD robustness in deep submicron CMOS technology,” in Proc. of IEEE Int. Reliability Physics Symp., 1996, pp. 233-236.

4.     C. Duvvury, C. Diaz, and T. Haddock, “Achieving uniform nMOS device power distribution for submicron ESD reliability,” in Tech. Dig. of IEDM, 1992, pp. 131-134.

5.     C. Duvvury and C. Diaz, “Dynamic gate coupling of nMOS for efficient output ESD protection,” in Proc. of IEEE Int. Reliability Physics Symp., 1992, pp. 141-150.

6.     M.-D. Ker, C.-Y. Wu, T. Cheng, and H.-H. Chang, “Capacitor-couple ESD protection circuit for deep-submicron low-voltage CMOS ASIC,” IEEE Trans. on VLSI Syst., vol. 4, pp. 307-321, Mar. 1996.

7.     J. Chen, A. Amerasekera, and C. Duvvury, “Design methodology and optimization of gate-driven nMOS ESD protection circuits in submicron CMOS processes,” IEEE Trans. on Electron Devices, vol. 45, pp. 2448-2456, Dec. 1998.

8.     A. Amerasekera, C. Duvvury, V. Reddy, and M. Rodder, “Substrate triggering and salicide effects on ESD performance and protection circuit design in deep submicron CMOS processes,” in Tech. Dig. of IEDM, 1995, pp. 547-550.

9.     M.-D. Ker, T.-Y. Chen, and C.-Y. Wu, “Design of cost-efficient ESD clamp circuits for the power rails of CMOS ASICs with substrate-triggering technique,” in Proc. of IEEE Int. ASIC Conf. and Exhibit, 1997, pp. 287-290.

10.  M.-D. Ker, T.-Y. Chen, C.-Y. Wu, H. Tang, K.-C. Su, and S.-W. Sun, “Novel input ESD protection circuit with substrate-triggering technique in a 0.25-µm shallow-trench-isolation CMOS technology,” in Proc. of IEEE Int. Symp. Circuits and Systems, 1998, vol. 2, pp. 212-215.

11.  C. Duvvury, S. Ramaswamy, V. Gupta, A. Amerasekera, and R. Cline, “Substrate pump nMOS for ESD protection applications,” in Proc. of EOS/ESD Symp., 2000, pp. 7-17.

12.  T.-Y. Chen and M.-D. Ker, “Investigation of the gate-driven effect and substrate-triggered effect on ESD robustness of CMOS devices,” IEEE Trans. on Device and Materials Reliability, vol. 1, no. 4, pp. 190-203, Dec. 2001.

13.  T. Manku, “Effective recovery mechanism for latent ESD damage in LDD nMOS transistors using a hot electron treatment,” Electron. Lett., vol. 30, pp. 2074-2076, 1994.

圖一.     在互補式金氧半積體電路晶片上，一個典型的靜電放電防護電路。

圖二.     多指狀結構n型金氧半電晶體的結構立體圖以及一些會影響到元件靜電放電耐受能力的主要佈局參數。

(a)                                                  (b)

(c)                                           (d)                                           (e)

(f)                                          (g)                               (h)

(i)                                          (j)                                            (k)

圖三.     在微光顯微鏡下觀察閘極接地之n型金氧半電晶體在不同電流脈波轟擊下的熱像點變化情形。(a)為實驗量測的電路示意圖；(b)為不同量測點在元件電流-電壓特性曲線上所相對應位置；(c)-(f)為元件在進入驟迴崩潰(Snapback)特性區前的熱像點變化；(g)-(h)為元件進入驟迴崩潰(Snapback)特性區後的熱像點變化。

(a)                                                                           (b)

圖四.      以元件特性曲線量測儀器(Tek 370A)對，(a)n型，及(b)p型，金氧半電晶體所量測到的電流-電壓驟迴崩潰特性曲線圖。

(a)                                                           (b)

圖五. 在0.35微米互補式金氧半製程中，對不同總通道寬度之有遮罩矽化金屬層，(a)n型，及(b)p型，多指狀結構金氧半電晶體量測，觀察閘極偏壓對其靜電放電耐受能力的影響。

(a)                (b)                 (c)                 (d)                   (e)

圖六.      圖示說明多指狀結構n型金氧半電晶體在不同閘極偏壓下，以相同的靜電放電轟擊後，(a)為位於中央處之單隻指狀結構的橫截面結構剖視圖，並分別在不同縱向截線上繪出其能帶變化，其中(b)為沒有閘極偏壓下的能帶示意圖(VGS=0)，(c)為加上閘極偏壓(VGS>0)後的能帶變化，(d)為加上稍大閘極偏壓(VGS>>0)後的能帶變化，(e)為加上更大的閘極偏壓(VGS>>>0)後的能帶變化。

(a)                                           (b)                                           (c)

(d)                                           (e)                                           (f)

圖七.      在微光顯微鏡下觀察多指狀結構n型金氧半電晶體(W/L=300µm/0.5µm)在閘極驅動技術的設計下，以不同的脈波電流轟擊元件汲極時的導通狀況。(a)為實驗量測的示意圖；(b)為量測條件在電流-電壓特性曲線上所相對的量測點；(c)-(f)為在不同閘極偏壓及電流脈波轟擊下，所觀察到多指狀結構n型金氧半電晶體上所呈現的熱像點。

(a)                                                           (b)

圖八.       以靜電放電測試機台量測0.35微米互補式金氧半製程所製做之電晶體，在外加基體偏壓電流的情況下，基體電流對元件之人體模式靜電放電耐受能力的影響。(a)靜電放電耐受度與通道寬度(Channel Width)之關係，(b) 靜電放電耐受度與通道長度(Channel Length)的關係。

(a)                           (b)                           (c)                           (d)

圖九.      圖示說明多指狀結構n型金氧半電晶體在不同基體偏壓下，在相同的靜電放電轟擊後，(a)為位於中央處之單隻指狀結構的橫截面結構剖視圖，並分別在不同縱向截線上繪出其能帶變化，其中(b)為沒有基體偏壓下的能帶示意圖(VBS=0)，(c)為加上基體偏壓(VBS>0)後的能帶變化，(d)為加上更大基體偏壓(VBS>>0)後的能帶變化。

(a)                                           (b)

(c)                                           (d)                                           (e)

圖十.      在微光顯微鏡下觀察多指狀結構n型金氧半電晶體(W/L=300µm/0.5µm)在基體觸發技術設計下，以不同的電流脈波轟擊元件汲極時的導通狀況。(a)為實驗量測的示意圖；(b)為量測條件在電流-電壓特性曲線上所相對的量測點；(c)-(e)為在不同電流脈波轟擊下，所觀察到多指狀結構n型金氧半電晶體上所呈現的熱像點。

(a)                                              (b)

圖十一.  在不需使用遮罩自動校準矽化層(Silicide-blocking) 及p型靜電放電雜質佈植(ESD Implantation)的額外製程下，利用基體觸發技術所設計的輸入端靜電放電防護電路之(a)電路圖，及(b)元件橫截面與佈局圖。

(a)                                                                   (b)

圖十二. (a)在圖十一電路中單獨之場效隔離層電晶體(FOD)的電流-電壓特性曲線。(b)整個基體觸發靜電放電防護電路的電流-電壓特性曲線。

圖十三. 基體觸發靜電放電防護電路與傳統閘極接地n型電晶體(GG-NMOS)，以人體放電模式測試下所得到的靜電放電耐受度比較圖。