

【11】證書號數：I667788

【45】公告日：中華民國 108 (2019) 年 08 月 01 日

【51】Int. Cl. : H01L29/06 (2006.01) H01L29/36 (2006.01)
H01L29/808 (2006.01) H01L21/337 (2006.01)

發明

全 9 頁

【54】名稱：半導體結構及其製造方法

SEMICONDUCTOR STRUCTURES AND FABRICATION METHOD
THEREOF

【21】申請案號：107110021

【22】申請日：中華民國 107 (2018) 年 03 月 23 日

【72】發明人：尼迪 卡魯納 (IN) NIDHI, KARUNA；柯明道 (TW) KER, MING DOU；林庭佑 (TW) LIN, TING YOU

【71】申請人：世界先進積體電路股份有限公司 VANGUARD INTERNATIONAL
SEMICONDUCTOR CORPORATION
新竹縣新竹科學工業園區園區三路 123 號

【74】代理人：洪澄文；顏錦順

【56】參考文獻：

JP 2007-81174A

US 2008/0191277A1

審查人員：許勝宗

【57】申請專利範圍

1. 一種半導體結構，包括：一基板，具有一表面；一第一摻雜區，形成於該基板中；一第二摻雜區，形成於該基板中；一第三摻雜區，形成於該基板中，其中該第三摻雜區位於該第一摻雜區與該第二摻雜區之間，並電性隔離該第一摻雜區與該第二摻雜區；一第四摻雜區，形成於該基板中，為該第二摻雜區所包圍；一閘極摻雜區，形成於該基板中，為該第四摻雜區所包圍；一源極摻雜區，形成於該基板中，位於該第二摻雜區內；一汲極摻雜區，形成於該基板中，位於該第二摻雜區內；以及多個隔離結構，形成於該基板中，位於該閘極摻雜區與該源極摻雜區之間，以及位於該閘極摻雜區與該汲極摻雜區之間，其中該基板為一 N 型矽基板，該第一摻雜區、該第二摻雜區、該源極摻雜區、以及該汲極摻雜區為 P 型摻雜區，該第三摻雜區、該第四摻雜區、以及該閘極摻雜區為 N 型摻雜區。
2. 如申請專利範圍第 1 項所述之半導體結構，其中該第三摻雜區的厚度介於 200~300 奈米。
3. 如申請專利範圍第 1 項所述之半導體結構，其中該第三摻雜區的寬度大於或等於該第二摻雜區的寬度。
4. 如申請專利範圍第 1 項所述之半導體結構，其中該第三摻雜區具有一底部與一頂部，該底部接觸該第一摻雜區，該頂部接觸該第二摻雜區。
5. 如申請專利範圍第 4 項所述之半導體結構，其中該第三摻雜區的該頂部與該基板的該表面的距離介於 5-7 微米。
6. 如申請專利範圍第 1 項所述之半導體結構，其中該第三摻雜區與該第四摻雜區之間的該第二摻雜區定義出一通道。
7. 如申請專利範圍第 1 項所述之半導體結構，其中該等隔離結構為淺溝槽隔離物。


(2)

8. 一種半導體結構的製造方法，包括：提供一基板，其中該基板為一 N 型矽基板；實施一第一佈植製程，以於該基板中形成一第一摻雜區；形成多個隔離結構於該基板中；實施一第二佈植製程，以於該基板中形成一第二摻雜區；實施一第三佈植製程，以於該基板中形成一第三摻雜區，其中該第三摻雜區位於該第一摻雜區與該第二摻雜區之間，並電性隔離該第一摻雜區與該第二摻雜區；實施一第四佈植製程，以於該第二摻雜區內形成一第四摻雜區；實施一第五佈植製程，以於該第四摻雜區內形成一閘極摻雜區；以及實施一第六佈植製程，以於該第二摻雜區內形成一源極摻雜區與一汲極摻雜區，使得該等隔離結構位於該閘極摻雜區與該源極摻雜區之間，以及位於該閘極摻雜區與該汲極摻雜區之間，其中該第一佈植製程、該第二佈植製程、以及該第六佈植製程以 P 型摻質進行佈植，該第三佈植製程、該第四佈植製程、以及該第五佈植製程以 N 型摻質進行佈植。
9. 如申請專利範圍第 8 項所述之半導體結構的製造方法，其中該第三佈植製程的佈植劑量介於 1×10^{13} 至 8×10^{13} 。
10. 如申請專利範圍第 8 項所述之半導體結構的製造方法，其中該第三佈植製程的佈植能量介於 20 至 60KeV。

圖式簡單說明

第 1 圖係根據本揭露之一實施例，一種半導體結構的剖面示意圖；第 2A-2E 圖係根據本揭露之一實施例，一種半導體結構製造方法的剖面示意圖。


第 3 圖係根據本揭露之一實施例，一種半導體結構的剖面示意圖；第 4A-4E 圖係根據本揭露之一實施例，一種半導體結構製造方法的剖面示意圖；第 5 圖係根據本揭露之一實施例，一種半導體結構的電性測試圖；第 6 圖係根據本揭露之一實施例，一種半導體結構的電性測試圖。




第 1 圖

(3)

↓38




第 2A 圖




第 2B 圖

(4)




第 2C 圖




第 2D 圖

(5)




第 2E 圖




第 3 圖

(6)

↓ 38




第 4A 圖




第 4B 圖

(7)




第 4C 圖




第 4D 圖

(8)




第 4E 圖



第 5 圖

(9)



第 6 圖