

# 中華民國專利公報 [19] [12]

[11]公告編號：502355

[44]中華民國 91 年 (2002) 09 月 11 日

發明

全 5 頁

[51] Int.Cl.<sup>07</sup>： H01L21/66

[54]名稱：避免因探針接觸而破壞之鉅墊構造

[21]申請案號： 089126820

[22]申請日期：中華民國 89 年 (2000) 12 月 15 日

[72]發明人：

柯明道

張智毅

姜信欽

新竹市高峰里寶山路二〇〇巷三號四樓之三

台北縣新莊市中和街一二五巷二十號九樓

台北市信安街十號六樓

[71]申請人：

財團法人工業技術研究院

新竹縣竹東鎮中興路四段一九五號

[74]代理人：

1

2

[57]申請專利範圍：

1.一種避免因探針接觸而破壞之鉅墊構造，至少包括：

一主鉅墊，用以封裝；以及

一副鉅墊，可接觸一測試探針，且該副鉅墊與該主鉅墊連接。

2.如申請專利範圍第1項所述之鉅墊構造，其中該主鉅墊與該副鉅墊間以一連接線相互連接。

3.如申請專利範圍第1項所述之鉅墊構造，其中該相對應副鉅墊之排列對應於晶片探針測試所用之探針排列。

4.如申請專利範圍第3項所述之鉅墊構造，其中該主鉅墊與副鉅墊係呈直線排列(Linear Pad)。

5.如申請專利範圍第3項所述之鉅墊構造，其中該主鉅墊與副鉅墊係呈交錯排列(Staggered Pad)。

6.如申請專利範圍第1項所述之鉅墊構造，其中該主鉅墊上有一錫球(Bump

Ball)。

7.如申請專利範圍第1項所述之鉅墊構造，係應用於一覆晶封裝(Flip Chip)。

5. 圖式簡單說明：

第1圖繪示傳統IC產品的基本生產流程。

第2圖繪示進行晶片探針(Chip Probing)，測試探針對鉅墊之損害。

10. 第3A圖繪示依照本發明一較佳實施例的一種鉅墊構造的上視圖。

第3B圖顯示依照本發明一較佳實施例的一種鉅墊構造的剖面圖。

15. 第4A圖顯示依照本發明一較佳實施例之鉅墊之直線排列型態。

第4B圖顯示依照本發明一較佳實施例之鉅墊之一種交錯排列型態。


20. 第4C圖顯示依照本發明另一較佳實施例之鉅墊之另一種交錯排列型態。

第5圖繪示本發明之鐳墊在高接腳數IC的應用。


第6A圖繪示依照本發明一較佳實施例之鐳墊應用於覆晶封裝(flip chip)

之上視圖。

第6B圖繪示依照本發明一較佳實施例之鐳墊應用於覆晶封裝(flip chip)之剖面圖。




第1圖




第2圖

(3)

400




第 3A 圖




第 3B 圖


(4)




第 4A 圖



第 4B 圖




第 4C 圖




第 5 圖

(5)



第 6A 圖



第 6B 圖

